公开(公告)号：US20140001438A1

公开(公告)日：2014-01-02

申请号：US13837336

申请日：2013-03-15

申请人： Joo-sung KIM ,  Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI ,  Young-jo TAK

发明人： Joo-sung KIM ,  Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI ,  Young-jo TAK

IPC分类号： H01L29/15 ,  H01L21/02

CPC分类号： H01L29/151 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02447 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0254 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/02581 ,  H01L21/02587 ,  H01L29/2003

摘要： A semiconductor device includes a buffer structure on a silicon substrate, and at least one gallium nitride-based semiconductor layer on the buffer structure. The buffer structure includes a plurality of nitride semiconductor layers and a plurality of stress control layers that are alternately disposed with the plurality of nitride semiconductor layer. The plurality of stress control layers include a IV-IV group semiconductor material.

摘要翻译： 半导体器件包括在硅衬底上的缓冲结构和缓冲结构上的至少一个氮化镓基半导体层。 缓冲结构包括与多个氮化物半导体层交替设置的多个氮化物半导体层和多个应力控制层。 多个应力控制层包括IV-IV族半导体材料。

公开(公告)号：US20130082240A1

公开(公告)日：2013-04-04

申请号：US13571949

申请日：2012-08-10

申请人： Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI

发明人： Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI

IPC分类号： H01L29/778

CPC分类号： H01L29/66431 ,  H01L29/0649 ,  H01L29/1066 ,  H01L29/1075 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/66462 ,  H01L29/7786

摘要： A high electron mobility transistor (HEMT) includes a substrate, an HEMT stack spaced apart from the substrate, and a pseudo-insulation layer (PIL) disposed between the substrate and the HEMT stack. The PIL layer includes at least two materials having different phases. The PIL layer defines an empty space that is wider at an intermediate portion than at an entrance of the empty space.

摘要翻译： 高电子迁移率晶体管（HEMT）包括衬底，与衬底间隔开的HEMT堆叠以及设置在衬底和HEMT堆叠之间的伪绝缘层（PIL）。 PIL层包括具有不同相的至少两种材料。 PIL层定义了一个空间，它在中间部分比在空间的入口处更宽。

公开(公告)号：US20140042492A1

公开(公告)日：2014-02-13

申请号：US13835704

申请日：2013-03-15

申请人： Young-jo TAK ,  Jae-kyun KIM ,  Joo-sung KIM ,  Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI

发明人： Young-jo TAK ,  Jae-kyun KIM ,  Joo-sung KIM ,  Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI

IPC分类号： H01L29/267 ,  H01L21/02

CPC分类号： H01L29/267 ,  G11C11/161 ,  H01L21/02104 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/02507 ,  H01L21/0251 ,  H01L21/0254 ,  H01L29/2003

摘要： A semiconductor buffer structure may include a silicon substrate and a buffer layer that is formed on the silicon substrate. The buffer layer may include a first layer, a second layer formed on the first layer, and a third layer formed on the second layer. The first layer may include AlxInyGa1-x-yN (0≦x≦1, 0≦y≦1, 0≦x+y≦1) and have a lattice constant LP1 that is smaller than a lattice constant LP0 of the silicon substrate. The second layer may include AlxInyGa1-x-yN (0≦x

摘要翻译： 半导体缓冲结构可以包括硅衬底和形成在硅衬底上的缓冲层。 缓冲层可以包括第一层，形成在第一层上的第二层和形成在第二层上的第三层。 第一层可以包括Al x In y Ga 1-x-y N（0 @ x @ 1，0 @ y @ 1，x @ x + y @ 1），并且具有小于硅衬底的晶格常数LP0的晶格常数LP1。 第二层可以包括Al x In y Ga 1-x-y N（0 @ x <1,0

公开(公告)号：US20130069074A1

公开(公告)日：2013-03-21

申请号：US13610025

申请日：2012-09-11

申请人： Jae-won LEE ,  Su-hee CHAE ,  Jun-youn KIM ,  In-jun HWANG ,  Hyo-ji CHOI

发明人： Jae-won LEE ,  Su-hee CHAE ,  Jun-youn KIM ,  In-jun HWANG ,  Hyo-ji CHOI

IPC分类号： H01L29/778 ,  H01L21/335 ,  H01L29/205

CPC分类号： H01L29/0649 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787

摘要： According to an example embodiment, a power device includes a substrate, a nitride-containing stack on the substrate, and an electric field dispersion unit. Source, drain, and gate electrodes are on the nitride-containing stack. The nitride-containing stack includes a first region that is configured to generate a larger electric field than that of a second region of the nitride-containing stack. The electric field dispersion unit may be between the substrate and the first region of the nitride-containing stack.

摘要翻译： 根据示例性实施例，功率器件包括衬底，衬底上的含氮化物的叠层和电场分散单元。 源极，漏极和栅电极位于含氮化物的堆叠上。 含氮化物的堆叠包括被配置为产生比含氮化物堆叠的第二区域更大的电场的第一区域。 电场分散单元可以在衬底和含氮化物堆叠的第一区域之间。

公开(公告)号：US20140045284A1

公开(公告)日：2014-02-13

申请号：US13963476

申请日：2013-08-09

申请人： Young-jo TAK ,  Jae-kyun KIM ,  Joo-sung KIM ,  Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI

发明人： Young-jo TAK ,  Jae-kyun KIM ,  Joo-sung KIM ,  Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI

IPC分类号： H01L33/12

CPC分类号： H01L33/12 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/02507 ,  H01L21/0251 ,  H01L21/0254 ,  H01L33/0066 ,  H01L33/0079

摘要： A method of manufacturing a semiconductor device includes forming a silicon substrate, forming a buffer layer on the silicon substrate, and forming a nitride semiconductor layer on the buffer layer. The buffer layer includes a first layer, a second layer, and a third layer. The first layer includes AlxInyGa1-x-yN (0≦x≦1, 0≦y≦1, 0≦x+y≦1) and has a lattice constant LP1 that is smaller than a lattice constant LP0 of the silicon substrate. The second layer is formed on the first layer, includes AlxInyGa1-x-yN (0≦x

摘要翻译： 制造半导体器件的方法包括形成硅衬底，在硅衬底上形成缓冲层，并在缓冲层上形成氮化物半导体层。 缓冲层包括第一层，第二层和第三层。 第一层包括Al x In y Ga 1-x-y N（0 @ x @ 1，0 @ y @ 1，x @ x + y @ 1），并且具有小于硅衬底的晶格常数LP0的晶格常数LP1。 第二层形成在第一层上，包括Al x In y Ga 1-x-y N（0≤x≤1,0≤y≤1,0@ x + y <1），并且具有大于LP1的晶格常数LP2， 小于LP0。 第三层形成在第二层上，包括Al x In y Ga 1-x-y N（0≤x≤1,0≤y≤1,0@ x + y <1），并具有小于LP2的晶格常数LP3。

公开(公告)号：US20130302953A1

公开(公告)日：2013-11-14

申请号：US13944444

申请日：2013-07-17

申请人： Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI

发明人： Jun-youn KIM ,  Jae-won LEE ,  Hyo-ji CHOI

IPC分类号： H01L29/66

CPC分类号： H01L29/66431 ,  H01L29/0649 ,  H01L29/1066 ,  H01L29/1075 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/66462 ,  H01L29/7786

摘要： A high electron mobility transistor (HEMT) includes a substrate, an HEMT stack spaced apart from the substrate, and a pseudo-insulation layer (PIL) disposed between the substrate and the HEMT stack. The PIL layer includes at least two materials having different phases. The PIL layer defines an empty space that is wider at an intermediate portion than at an entrance of the empty space.

公开(公告)号：US20150118800A1

公开(公告)日：2015-04-30

申请号：US14586048

申请日：2014-12-30

申请人： Young-jo TAK ,  Jae-won LEE ,  Young-soo PARK ,  Jun-youn KIM

发明人： Young-jo TAK ,  Jae-won LEE ,  Young-soo PARK ,  Jun-youn KIM

IPC分类号： H01L21/02

CPC分类号： H01L21/0254 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02502 ,  H01L21/02505 ,  H01L21/02507 ,  H01L21/0259 ,  H01L21/02642 ,  H01L21/02664 ,  H01L33/007 ,  H01L33/12 ,  H01L33/32

摘要： A semiconductor device includes a substrate, a buffer layer on the substrate, and a plurality of nitride semiconductor layers on the buffer layer. The semiconductor device further includes at least one masking layer and at least one inter layer between the plurality of nitride semiconductor layers. The at least one inter layer is on the at least one masking layer.

摘要翻译： 半导体器件包括衬底，衬底上的缓冲层和缓冲层上的多个氮化物半导体层。 半导体器件还包括至少一个掩模层和多个氮化物半导体层之间的至少一个层间层。 所述至少一层间层位于所述至少一个掩蔽层上。

公开(公告)号：US20130139966A1

公开(公告)日：2013-06-06

申请号：US13619521

申请日：2012-09-14

申请人： Su-hee CHAE ,  Jun-youn KIM ,  Young-soo PARK ,  Jae-won LEE ,  Young-jo TAK ,  Hyun-gi HONG

发明人： Su-hee CHAE ,  Jun-youn KIM ,  Young-soo PARK ,  Jae-won LEE ,  Young-jo TAK ,  Hyun-gi HONG

IPC分类号： H01L21/306

CPC分类号： H01L21/67086 ,  H01L21/67346 ,  H01L33/0079

摘要： A jig for use in etching supports an etching target while an etching process is performed and surrounds a remaining region of the etching target except for a portion of the etching target, so as to expose the portion of the etching target. Accordingly, a stable support of the etching target during the etching process may be provided, and thus an etching of an undesired region may be prevented, and a stable production yield may be accomplished.

摘要翻译： 用于蚀刻的夹具在执行蚀刻处理的同时支持蚀刻目标，并且围绕除了蚀刻靶的一部分之外的蚀刻靶的剩余区域，以暴露蚀刻靶的部分。 因此，可以提供在蚀刻工艺期间对蚀刻靶的稳定支撑，因此可以防止对不需要的区域的蚀刻，并且可以实现稳定的生产率。

公开(公告)号：US20160111592A1

公开(公告)日：2016-04-21

申请号：US14955981

申请日：2015-12-01

申请人： Jun-youn KIM ,  Bok-ki MIN ,  Hyun-gi HONG ,  Jae-won LEE

发明人： Jun-youn KIM ,  Bok-ki MIN ,  Hyun-gi HONG ,  Jae-won LEE

IPC分类号： H01L33/00 ,  H01L33/46 ,  H01L33/12

CPC分类号： H01L33/007 ,  B82Y20/00 ,  H01L33/0075 ,  H01L33/12 ,  H01L33/32 ,  H01L33/46 ,  H01L2933/0025 ,  Y10S977/893 ,  Y10S977/95

摘要： Light emitting devices and methods of manufacturing the light emitting devices. The light emitting devices include a silicon substrate; a metal buffer layer on the silicon substrate, a patterned distributed Bragg reflector (DBR) on the metal buffer layer; and a nitride-based thin film layer on the patterned DBR and regions between patterns of the DBR.

摘要翻译： 发光器件和制造发光器件的方法。 发光器件包括硅衬底; 硅衬底上的金属缓冲层，金属缓冲层上的图案化分布式布拉格反射器（DBR）; 以及在图案化DBR上的氮化物基薄膜层和DBR的图案之间的区域。

公开(公告)号：US20130260495A1

公开(公告)日：2013-10-03

申请号：US13904475

申请日：2013-05-29

申请人： Jun-youn KIM ,  Bok-ki MIN ,  Hyun-gi HONG ,  Jae-won LEE

发明人： Jun-youn KIM ,  Bok-ki MIN ,  Hyun-gi HONG ,  Jae-won LEE

IPC分类号： H01L33/00

CPC分类号： H01L33/007 ,  B82Y20/00 ,  H01L33/0075 ,  H01L33/12 ,  H01L33/32 ,  H01L33/46 ,  H01L2933/0025 ,  Y10S977/893 ,  Y10S977/95

摘要： Light emitting devices and methods of manufacturing the light emitting devices. The light emitting devices include a silicon substrate; a metal buffer layer on the silicon substrate, a patterned dispersion Bragg reflection (DBR) layer on the metal buffer layer; and a nitride-based thin film layer on the patterned DBR layer and regions between patterns of the DBR layer.

摘要翻译： 发光器件和制造发光器件的方法。 发光器件包括硅衬底; 硅衬底上的金属缓冲层，金属缓冲层上的图案化分散布拉格反射（DBR）层; 以及图案化DBR层上的氮化物基薄膜层和DBR层的图案之间的区域。