公开(公告)号：US09268636B2

公开(公告)日：2016-02-23

申请号：US13910591

申请日：2013-06-05

申请人： Hoi-ju Chung ,  Su-A Kim ,  Mu-Jin Seo ,  Hak-Soo Yu ,  Jae-Youn Youn ,  Hyo-Jin Choi

发明人： Hoi-ju Chung ,  Su-A Kim ,  Mu-Jin Seo ,  Hak-Soo Yu ,  Jae-Youn Youn ,  Hyo-Jin Choi

IPC分类号： G11C29/00 ,  G06F11/10

CPC分类号： G06F3/0659 ,  G06F3/0604 ,  G06F3/0679 ,  G06F11/073 ,  G06F11/076 ,  G06F11/079 ,  G06F11/0793 ,  G06F11/1008 ,  G06F11/1048 ,  G06F11/1068 ,  G06F11/1076 ,  G11C11/409 ,  G11C29/52 ,  G11C29/783

摘要： A memory controller includes a controller input/output circuit configured to output a first command to read first data, and output a second command to read an error corrected portion of the first data. A memory device includes: an error detector, a data storage circuit and an error correction circuit. The error detector is configured to detect a number of error bits in data read from a memory cell in response to a first command. The data storage circuit is configured to store the read data if the detected number of error bits is greater than or equal to a first threshold value. The error correction circuit is configured to correct the stored data.

摘要翻译： 存储器控制器包括：控制器输入/输出电路，被配置为输出第一命令以读取第一数据，并输出第二命令以读取第一数据的纠错部分。 存储装置包括：误差检测器，数据存储电路和纠错电路。 错误检测器被配置为响应于第一命令来检测从存储器单元读取的数据中的错误位数。 如果检测到的错误比特数大于或等于第一阈值，则数据存储电路被配置为存储读取数据。 误差校正电路被配置为校正存储的数据。

公开(公告)号：US20150049570A1

公开(公告)日：2015-02-19

申请号：US14450537

申请日：2014-08-04

申请人： Sung-Hyun LEE ,  Jun-Hee YOO ,  Dong-Soo KANG ,  Sua KIM ,  Hak-Soo YU ,  Jae-Youn YOUN ,  Hyo-Jin CHOI

发明人： Sung-Hyun LEE ,  Jun-Hee YOO ,  Dong-Soo KANG ,  Sua KIM ,  Hak-Soo YU ,  Jae-Youn YOUN ,  Hyo-Jin CHOI

IPC分类号： G11C8/08 ,  G11C8/10

CPC分类号： G11C8/08 ,  G11C7/1042 ,  G11C7/12 ,  G11C8/10

摘要： In one embodiment, the memory device includes at least one memory bank including first and second subbanks, and control logic configured to control storing data into the memory bank. The control logic is configured to activate the first subbank and to precharge the second subbank in response to a first activate command for the first subbank.

摘要翻译： 在一个实施例中，存储器件包括至少一个包括第一和第二子库的存储体，以及被配置为控制将数据存储到存储体中的控制逻辑。 控制逻辑被配置为响应于第一子银行的第一激活命令来激活第一子库并且预充电第二子库。

公开(公告)号：US20160124784A1

公开(公告)日：2016-05-05

申请号：US14992472

申请日：2016-01-11

申请人： Hoi-ju CHUNG ,  Su-a KIM ,  Mu-jin SEO ,  Hak-soo YU ,  Jae-youn YOUN ,  Hyo-jin CHOI

发明人： Hoi-ju CHUNG ,  Su-a KIM ,  Mu-jin SEO ,  Hak-soo YU ,  Jae-youn YOUN ,  Hyo-jin CHOI

IPC分类号： G06F11/07 ,  G11C11/409 ,  G06F11/10 ,  G11C29/00

CPC分类号： G06F3/0659 ,  G06F3/0604 ,  G06F3/0679 ,  G06F11/073 ,  G06F11/076 ,  G06F11/079 ,  G06F11/0793 ,  G06F11/1008 ,  G06F11/1048 ,  G06F11/1068 ,  G06F11/1076 ,  G11C11/409 ,  G11C29/52 ,  G11C29/783

摘要： A memory controller includes a controller input/output circuit configured to output a first command to read first data, and output a second command to read an error corrected portion of the first data. A memory device includes: an error detector, a data storage circuit and an error correction circuit. The error detector is configured to detect a number of error bits in data read from a memory cell in response to a first command. The data storage circuit is configured to store the read data if the detected number of error bits is greater than or equal to a first threshold value. The error correction circuit is configured to correct the stored data.

摘要翻译： 存储器控制器包括：控制器输入/输出电路，被配置为输出第一命令以读取第一数据，并输出第二命令以读取第一数据的纠错部分。 存储装置包括：误差检测器，数据存储电路和纠错电路。 错误检测器被配置为响应于第一命令来检测从存储器单元读取的数据中的错误位数。 如果检测到的错误比特数大于或等于第一阈值，则数据存储电路被配置为存储读取数据。 误差校正电路被配置为校正存储的数据。

公开(公告)号：US09632856B2

公开(公告)日：2017-04-25

申请号：US14992472

申请日：2016-01-11

申请人： Hoi-ju Chung ,  Su-a Kim ,  Mu-jin Seo ,  Hak-soo Yu ,  Jae-youn Youn ,  Hyo-jin Choi

发明人： Hoi-ju Chung ,  Su-a Kim ,  Mu-jin Seo ,  Hak-soo Yu ,  Jae-youn Youn ,  Hyo-jin Choi

IPC分类号： G06F11/00 ,  G06F11/07 ,  G06F11/10 ,  G11C11/409 ,  G11C29/00

CPC分类号： G06F3/0659 ,  G06F3/0604 ,  G06F3/0679 ,  G06F11/073 ,  G06F11/076 ,  G06F11/079 ,  G06F11/0793 ,  G06F11/1008 ,  G06F11/1048 ,  G06F11/1068 ,  G06F11/1076 ,  G11C11/409 ,  G11C29/52 ,  G11C29/783

摘要： A memory controller includes a controller input/output circuit configured to output a first command to read first data, and output a second command to read an error corrected portion of the first data. A memory device includes: an error detector, a data storage circuit and an error correction circuit. The error detector is configured to detect a number of error bits in data read from a memory cell in response to a first command. The data storage circuit is configured to store the read data if the detected number of error bits is greater than or equal to a first threshold value. The error correction circuit is configured to correct the stored data.

公开(公告)号：US20140245105A1

公开(公告)日：2014-08-28

申请号：US13910591

申请日：2013-06-05

申请人： Hoi-ju CHUNG ,  Su-A KIM ,  Mu-Jin SEO ,  Hak-Soo YU ,  Jae-Youn YOUN ,  Hyo-Jin CHOI

发明人： Hoi-ju CHUNG ,  Su-A KIM ,  Mu-Jin SEO ,  Hak-Soo YU ,  Jae-Youn YOUN ,  Hyo-Jin CHOI

IPC分类号： G06F11/10

CPC分类号： G06F3/0659 ,  G06F3/0604 ,  G06F3/0679 ,  G06F11/073 ,  G06F11/076 ,  G06F11/079 ,  G06F11/0793 ,  G06F11/1008 ,  G06F11/1048 ,  G06F11/1068 ,  G06F11/1076 ,  G11C11/409 ,  G11C29/52 ,  G11C29/783

摘要： A memory controller includes a controller input/output circuit configured to output a first command to read first data, and output a second command to read an error corrected portion of the first data. A memory device includes: an error detector, a data storage circuit and an error correction circuit. The error detector is configured to detect a number of error bits in data read from a memory cell in response to a first command. The data storage circuit is configured to store the read data if the detected number of error bits is greater than or equal to a first threshold value. The error correction circuit is configured to correct the stored data.

摘要翻译： 存储器控制器包括：控制器输入/输出电路，被配置为输出第一命令以读取第一数据，并输出第二命令以读取第一数据的纠错部分。 存储装置包括：误差检测器，数据存储电路和纠错电路。 错误检测器被配置为响应于第一命令来检测从存储器单元读取的数据中的错误位数。 如果检测到的错误比特数大于或等于第一阈值，则数据存储电路被配置为存储读取数据。 误差校正电路被配置为校正存储的数据。