公开(公告)号：US09268636B2

公开(公告)日：2016-02-23

申请号：US13910591

申请日：2013-06-05

申请人： Hoi-ju Chung ,  Su-A Kim ,  Mu-Jin Seo ,  Hak-Soo Yu ,  Jae-Youn Youn ,  Hyo-Jin Choi

发明人： Hoi-ju Chung ,  Su-A Kim ,  Mu-Jin Seo ,  Hak-Soo Yu ,  Jae-Youn Youn ,  Hyo-Jin Choi

IPC分类号： G11C29/00 ,  G06F11/10

CPC分类号： G06F3/0659 ,  G06F3/0604 ,  G06F3/0679 ,  G06F11/073 ,  G06F11/076 ,  G06F11/079 ,  G06F11/0793 ,  G06F11/1008 ,  G06F11/1048 ,  G06F11/1068 ,  G06F11/1076 ,  G11C11/409 ,  G11C29/52 ,  G11C29/783

摘要： A memory controller includes a controller input/output circuit configured to output a first command to read first data, and output a second command to read an error corrected portion of the first data. A memory device includes: an error detector, a data storage circuit and an error correction circuit. The error detector is configured to detect a number of error bits in data read from a memory cell in response to a first command. The data storage circuit is configured to store the read data if the detected number of error bits is greater than or equal to a first threshold value. The error correction circuit is configured to correct the stored data.

摘要翻译： 存储器控制器包括：控制器输入/输出电路，被配置为输出第一命令以读取第一数据，并输出第二命令以读取第一数据的纠错部分。 存储装置包括：误差检测器，数据存储电路和纠错电路。 错误检测器被配置为响应于第一命令来检测从存储器单元读取的数据中的错误位数。 如果检测到的错误比特数大于或等于第一阈值，则数据存储电路被配置为存储读取数据。 误差校正电路被配置为校正存储的数据。

公开(公告)号：US20150003172A1

公开(公告)日：2015-01-01

申请号：US14299548

申请日：2014-06-09

申请人： SUA KIM ,  CHUL-WOO PARK ,  MU-JIN SEO

发明人： SUA KIM ,  CHUL-WOO PARK ,  MU-JIN SEO

IPC分类号： G11C11/406

CPC分类号： G11C11/40607 ,  G11C5/04 ,  G11C11/40615 ,  G11C11/40626

摘要： Provided is a memory module including a buffer chip controlling refresh operations. The buffer chip issues a hidden refresh command controlling refresh operations for the memory chips, and outputs a wait signal indicating that the memory chips are in refresh.

摘要翻译： 提供了一种包括控制刷新操作的缓冲器芯片的存储器模块。 缓冲器芯片发出控制存储器芯片的刷新操作的隐藏刷新命令，并且输出指示存储器芯片被刷新的等待信号。

公开(公告)号：US20120020142A1

公开(公告)日：2012-01-26

申请号：US13184795

申请日：2011-07-18

申请人： Hak Soo Yu ,  In Gyu Baek ,  Hong Sun Hwang ,  Su A. Kim ,  Mu Jin Seo

发明人： Hak Soo Yu ,  In Gyu Baek ,  Hong Sun Hwang ,  Su A. Kim ,  Mu Jin Seo

IPC分类号： G11C11/00

CPC分类号： G11C8/14 ,  G11C8/10 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/0023 ,  G11C13/0026 ,  G11C13/0028 ,  G11C2213/71

摘要： Provided is a semiconductor resistive memory device. The resistive memory device includes a plurality of unit cells. A source line and a data input/output line of the unit cells may be selectively connected to have a substantially same voltage level for equalization when the unit cells are in inactive or unselected state. The equalization may decrease current consumption and protect write error, and protect leakage current.

摘要翻译： 提供了半导体电阻式存储器件。 电阻式存储器件包括多个单元电池。 单位单元的源极线和数据输入/输出线可以被选择性地连接以具有基本上相同的电压电平以用于在单位电池处于非活动状态或未选择状态时进行均衡。 均衡可能会降低电流消耗并保护写入错误，并保护漏电流。

公开(公告)号：US20160124784A1

公开(公告)日：2016-05-05

申请号：US14992472

申请日：2016-01-11

申请人： Hoi-ju CHUNG ,  Su-a KIM ,  Mu-jin SEO ,  Hak-soo YU ,  Jae-youn YOUN ,  Hyo-jin CHOI

发明人： Hoi-ju CHUNG ,  Su-a KIM ,  Mu-jin SEO ,  Hak-soo YU ,  Jae-youn YOUN ,  Hyo-jin CHOI

IPC分类号： G06F11/07 ,  G11C11/409 ,  G06F11/10 ,  G11C29/00

CPC分类号： G06F3/0659 ,  G06F3/0604 ,  G06F3/0679 ,  G06F11/073 ,  G06F11/076 ,  G06F11/079 ,  G06F11/0793 ,  G06F11/1008 ,  G06F11/1048 ,  G06F11/1068 ,  G06F11/1076 ,  G11C11/409 ,  G11C29/52 ,  G11C29/783

摘要： A memory controller includes a controller input/output circuit configured to output a first command to read first data, and output a second command to read an error corrected portion of the first data. A memory device includes: an error detector, a data storage circuit and an error correction circuit. The error detector is configured to detect a number of error bits in data read from a memory cell in response to a first command. The data storage circuit is configured to store the read data if the detected number of error bits is greater than or equal to a first threshold value. The error correction circuit is configured to correct the stored data.

摘要翻译： 存储器控制器包括：控制器输入/输出电路，被配置为输出第一命令以读取第一数据，并输出第二命令以读取第一数据的纠错部分。 存储装置包括：误差检测器，数据存储电路和纠错电路。 错误检测器被配置为响应于第一命令来检测从存储器单元读取的数据中的错误位数。 如果检测到的错误比特数大于或等于第一阈值，则数据存储电路被配置为存储读取数据。 误差校正电路被配置为校正存储的数据。

公开(公告)号：US09632856B2

公开(公告)日：2017-04-25

申请号：US14992472

申请日：2016-01-11

申请人： Hoi-ju Chung ,  Su-a Kim ,  Mu-jin Seo ,  Hak-soo Yu ,  Jae-youn Youn ,  Hyo-jin Choi

发明人： Hoi-ju Chung ,  Su-a Kim ,  Mu-jin Seo ,  Hak-soo Yu ,  Jae-youn Youn ,  Hyo-jin Choi

IPC分类号： G06F11/00 ,  G06F11/07 ,  G06F11/10 ,  G11C11/409 ,  G11C29/00

CPC分类号： G06F3/0659 ,  G06F3/0604 ,  G06F3/0679 ,  G06F11/073 ,  G06F11/076 ,  G06F11/079 ,  G06F11/0793 ,  G06F11/1008 ,  G06F11/1048 ,  G06F11/1068 ,  G06F11/1076 ,  G11C11/409 ,  G11C29/52 ,  G11C29/783

摘要： A memory controller includes a controller input/output circuit configured to output a first command to read first data, and output a second command to read an error corrected portion of the first data. A memory device includes: an error detector, a data storage circuit and an error correction circuit. The error detector is configured to detect a number of error bits in data read from a memory cell in response to a first command. The data storage circuit is configured to store the read data if the detected number of error bits is greater than or equal to a first threshold value. The error correction circuit is configured to correct the stored data.

公开(公告)号：US20140245105A1

公开(公告)日：2014-08-28

申请号：US13910591

申请日：2013-06-05

申请人： Hoi-ju CHUNG ,  Su-A KIM ,  Mu-Jin SEO ,  Hak-Soo YU ,  Jae-Youn YOUN ,  Hyo-Jin CHOI

发明人： Hoi-ju CHUNG ,  Su-A KIM ,  Mu-Jin SEO ,  Hak-Soo YU ,  Jae-Youn YOUN ,  Hyo-Jin CHOI

IPC分类号： G06F11/10

CPC分类号： G06F3/0659 ,  G06F3/0604 ,  G06F3/0679 ,  G06F11/073 ,  G06F11/076 ,  G06F11/079 ,  G06F11/0793 ,  G06F11/1008 ,  G06F11/1048 ,  G06F11/1068 ,  G06F11/1076 ,  G11C11/409 ,  G11C29/52 ,  G11C29/783

摘要： A memory controller includes a controller input/output circuit configured to output a first command to read first data, and output a second command to read an error corrected portion of the first data. A memory device includes: an error detector, a data storage circuit and an error correction circuit. The error detector is configured to detect a number of error bits in data read from a memory cell in response to a first command. The data storage circuit is configured to store the read data if the detected number of error bits is greater than or equal to a first threshold value. The error correction circuit is configured to correct the stored data.

摘要翻译： 存储器控制器包括：控制器输入/输出电路，被配置为输出第一命令以读取第一数据，并输出第二命令以读取第一数据的纠错部分。 存储装置包括：误差检测器，数据存储电路和纠错电路。 错误检测器被配置为响应于第一命令来检测从存储器单元读取的数据中的错误位数。 如果检测到的错误比特数大于或等于第一阈值，则数据存储电路被配置为存储读取数据。 误差校正电路被配置为校正存储的数据。

公开(公告)号：US08634227B2

公开(公告)日：2014-01-21

申请号：US13184795

申请日：2011-07-18

申请人： Hak Soo Yu ,  In Gyu Baek ,  Hong Sun Hwang ,  Su A Kim ,  Mu Jin Seo

发明人： Hak Soo Yu ,  In Gyu Baek ,  Hong Sun Hwang ,  Su A Kim ,  Mu Jin Seo

IPC分类号： G11C11/00

CPC分类号： G11C8/14 ,  G11C8/10 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/0023 ,  G11C13/0026 ,  G11C13/0028 ,  G11C2213/71

摘要： Provided is a semiconductor resistive memory device. The resistive memory device includes a plurality of unit cells. A source line and a data input/output line of the unit cells may be selectively connected to have a substantially same voltage level for equalization when the unit cells are in inactive or unselected state. The equalization may decrease current consumption and protect write error, and protect leakage current.

摘要翻译： 提供了半导体电阻式存储器件。 电阻式存储器件包括多个单元电池。 单位单元的源极线和数据输入/输出线可以被选择性地连接以具有基本上相同的电压电平以用于在单位电池处于非活动状态或未选择状态时进行均衡。 均衡可能会降低电流消耗并保护写入错误，并保护漏电流。