利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

81 条记录 (耗时 0.024 秒)

    Semiconductor devices having stacked structures
    2.
    发明授权
    Semiconductor devices having stacked structures 失效
    具有堆叠结构的半导体器件

    公开(公告)号：US07936024B2

    公开(公告)日：2011-05-03

    申请号：US12204420

    申请日：2008-09-04

    申请人： Hyun-Su Kim ,  Gil-Heyun Choi ,  Jong-Ho Yun ,  Sug-Woo Jung ,  Eun-Ji Jung

    发明人： Hyun-Su Kim ,  Gil-Heyun Choi ,  Jong-Ho Yun ,  Sug-Woo Jung ,  Eun-Ji Jung

    IPC分类号： H01L29/76

    CPC分类号： H01L21/8221 ,  H01L21/28518 ,  H01L21/76829 ,  H01L21/76898 ,  H01L27/0688 ,  Y10S257/903

    摘要： A method of forming a semiconductor device may include forming an interlayer insulating layer on a semiconductor substrate, and the interlayer insulating layer may have a contact hole therein exposing a portion of the semiconductor substrate. A single crystal semiconductor plug may be formed in the contact hole and on portions of the interlayer insulating layer adjacent the contact hole opposite the semiconductor substrate, and portions of the interlayer insulating layer opposite the semiconductor substrate may be free of the single crystal semiconductor plug. Portions of the single crystal semiconductor plug in the contact hole may be removed while maintaining portions of the single crystal semiconductor plug on portions of the interlayer insulating layer adjacent the contact hole as a single crystal semiconductor contact pattern. After removing portions of the single crystal semiconductor plug, a single crystal semiconductor layer may be formed on the interlayer insulating layer and on the single crystal semiconductor contact pattern. A second interlayer insulating layer may be formed on the single crystal semiconductor layer, and a common contact hole may be formed through the second interlayer insulating layer, through the single crystal semiconductor layer, and through the first interlayer insulating layer to expose a portion of semiconductor substrate. In addition, a conductive contact plug may be formed in the common contact hole in contact with the semiconductor substrate. Related devices are also discussed.

    摘要翻译： 形成半导体器件的方法可以包括在半导体衬底上形成层间绝缘层，并且层间绝缘层可以具有暴露半导体衬底的一部分的接触孔。 可以在接触孔中和在与半导体衬底相对的接触孔附近的层间绝缘层的部分上形成单晶半导体插塞，并且与半导体衬底相对的部分层间绝缘层可以不含单晶半导体插头。 可以去除接触孔中的单晶半导体插塞的部分，同时将单晶半导体插塞的部分保持在与接触孔相邻的层间绝缘层的部分上作为单晶半导体接触图案。 在去除单晶半导体插头的部分之后，可以在层间绝缘层和单晶半导体接触图案上形成单晶半导体层。 可以在单晶半导体层上形成第二层间绝缘层，并且可以通过单晶半导体层通过第二层间绝缘层形成公共接触孔，并且通过第一层间绝缘层暴露半导体的一部分 基质。 此外，可以在与半导体衬底接触的公共接触孔中形成导电接触插塞。 还讨论了相关设备。

    Method for forming silicide contacts
    4.
    发明授权
    Method for forming silicide contacts 有权
    形成硅化物接触的方法

    公开(公告)号：US07662716B2

    公开(公告)日：2010-02-16

    申请号：US11355112

    申请日：2006-02-14

    申请人： Hyun-Su Kim ,  Kwang-Jin Moon ,  Sang-Woo Lee ,  Eun-Ok Lee ,  Ho-Ki Lee

    发明人： Hyun-Su Kim ,  Kwang-Jin Moon ,  Sang-Woo Lee ,  Eun-Ok Lee ,  Ho-Ki Lee

    IPC分类号： H01L21/28 ,  H01L21/44 ,  H01L21/4763

    CPC分类号： H01L21/76855 ,  H01L21/28556 ,  H01L21/76843

    摘要： Contacts having different characteristics may be created by forming a first silicide layer over a first device region of a substrate, and then forming a second silicide layer over a second device region while simultaneously further forming the first silicide layer. A first contact hole may be formed in a dielectric layer over a first device region of a substrate. A silicide layer may then be formed in the first contact hole. A second contact hole may be formed after the first contact hole and silicide layer is formed. A second silicidation may then be performed in the first and second contact holes.

    摘要翻译： 可以通过在衬底的第一器件区域上形成第一硅化物层，然后在第二器件区域上形成第二硅化物层，同时进一步形成第一硅化物层来产生具有不同特性的触点。 可以在衬底的第一器件区域上的介电层中形成第一接触孔。 然后可以在第一接触孔中形成硅化物层。 可以在形成第一接触孔和硅化物层之后形成第二接触孔。 然后可以在第一和第二接触孔中执行第二硅化。

    Semiconductor device and method of fabricating the same
    5.
    发明授权
    Semiconductor device and method of fabricating the same 有权
    半导体装置及其制造方法

    公开(公告)号：US07638433B2

    公开(公告)日：2009-12-29

    申请号：US11965420

    申请日：2007-12-27

    申请人： Jong-Ho Yun ,  Gil-Heyun Choi ,  Byung-Hee Kim ,  Hyun-Su Kim ,  Eun-Ok Lee

    发明人： Jong-Ho Yun ,  Gil-Heyun Choi ,  Byung-Hee Kim ,  Hyun-Su Kim ,  Eun-Ok Lee

    IPC分类号： H01L21/302 ,  H01L21/461 ,  H01L29/40

    CPC分类号： H01L21/28097 ,  H01L29/4975 ,  H01L29/66545

    摘要： A method of fabricating a semiconductor device includes forming a preliminary gate pattern on a semiconductor substrate. The preliminary gate pattern includes a gate oxide pattern, a conductive pattern, and a sacrificial insulating pattern. The method further includes forming spacers on opposite sidewalls of the preliminary gate pattern, forming an interlayer dielectric pattern to expose the sacrificial insulating pattern, removing the sacrificial insulating pattern to form an opening to expose the conductive pattern, transforming the conductive pattern into a metal silicide layer and forming a metal barrier pattern along an inner profile of the opening and a metal conductive pattern to fill the opening including the metal barrier pattern. The metal silicide layer and the metal conductive pattern constitute a gate electrode.

    摘要翻译： 制造半导体器件的方法包括在半导体衬底上形成初步栅极图案。 初步栅极图案包括栅极氧化物图案，导电图案和牺牲绝缘图案。 该方法还包括在初步栅极图案的相对侧壁上形成间隔物，形成层间电介质图案以暴露牺牲绝缘图案，去除牺牲绝缘图案以形成露出导电图案的开口，将导电图案转变为金属硅化物 并且沿着开口的内部轮廓形成金属阻挡图案和金属导电图案以填充包括金属阻挡图案的开口。 金属硅化物层和金属导电图案构成栅电极。