利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

32 条记录 (耗时 0.028 秒)

    Nonvolatile semiconductor memory apparatus having buffer memory for storing a program and buffering work data
    1.
    发明授权
    Nonvolatile semiconductor memory apparatus having buffer memory for storing a program and buffering work data 失效
    具有用于存储程序和缓冲工作数据的缓冲存储器的非易失性半导体存储装置

    公开(公告)号：US07440337B2

    公开(公告)日：2008-10-21

    申请号：US11907422

    申请日：2007-10-12

    申请人： Kenji Kozakai ,  Yuusuke Jono ,  Motoki Kanamori ,  Kazunori Furusawa ,  Atsushi Shikata ,  Yosuke Yukawa

    发明人： Kenji Kozakai ,  Yuusuke Jono ,  Motoki Kanamori ,  Kazunori Furusawa ,  Atsushi Shikata ,  Yosuke Yukawa

    IPC分类号： G11C16/04

    CPC分类号： G11C16/16 ,  G06F3/0614 ,  G06F3/0626 ,  G06F3/0656 ,  G06F3/0658 ,  G06F3/0659 ,  G06F3/0679 ,  G11C16/0416

    摘要： A memory card (1) includes an electrically rewritable non-volatile memory (4), a data processor (3) having a function of executing instructions, and managing the allocation of file data in the non-volatile memory, an interface control circuit (2) having a function of establishing an external interface, for controlling the execution of instructions by the data processor in response to external commands and for controlling access to the non-volatile memory and a buffer memory (7) for temporarily storing the file data. The interface control circuit includes command control means for decoding a first command externally supplied and for instructing the data processor to fetch an instruction from the buffer memory and to operate.

    摘要翻译： 存储卡（1）包括电可重写非易失性存储器（4），具有执行指令的功能的数据处理器（3），以及管理非易失性存储器中文件数据的分配，接口控制电路 2）具有建立外部接口的功能，用于响应于外部命令控制数据处理器执行指令并且用于控制对非易失性存储器的访问以及用于临时存储文件数据的缓冲存储器（7）。 接口控制电路包括用于对外部提供的第一命令进行解码并指示数据处理器从缓冲存储器获取指令并进行操作的命令控制装置。

    Memory card having buffer memory for storing testing instruction
    2.
    发明授权
    Memory card having buffer memory for storing testing instruction 有权
    具有用于存储测试指令的缓冲存储器的存储卡

    公开(公告)号：US07292480B2

    公开(公告)日：2007-11-06

    申请号：US11182956

    申请日：2005-07-18

    申请人： Kenji Kozakai ,  Yuusuke Jono ,  Motoki Kanamori ,  Kazunori Furusawa ,  Atsushi Shikata ,  Yosuke Yukawa

    发明人： Kenji Kozakai ,  Yuusuke Jono ,  Motoki Kanamori ,  Kazunori Furusawa ,  Atsushi Shikata ,  Yosuke Yukawa

    IPC分类号： G11C16/04

    CPC分类号： G11C16/16 ,  G06F3/0614 ,  G06F3/0626 ,  G06F3/0656 ,  G06F3/0658 ,  G06F3/0659 ,  G06F3/0679 ,  G11C16/0416

    摘要： A memory card (1) includes an electrically rewritable non-volatile memory (4), a data processor (3) having a function of executing instructions, and managing the allocation of file data in the non-volatile memory, an interface control circuit (2) having a function of establishing an external interface, for controlling the execution of instructions by the data processor in response to external commands and for controlling access to the non-volatile memory and a buffer memory (7) for temporarily storing the file data. The interface control circuit includes command control means for decoding a first command externally supplied and for instructing the data processor to fetch an instruction from the buffer memory and to operate.

    摘要翻译： 存储卡（1）包括电可重写非易失性存储器（4），具有执行指令的功能的数据处理器（3），以及管理非易失性存储器中文件数据的分配，接口控制电路 2）具有建立外部接口的功能，用于响应于外部命令控制数据处理器执行指令并且用于控制对非易失性存储器的访问以及用于临时存储文件数据的缓冲存储器（7）。 接口控制电路包括用于对外部提供的第一命令进行解码并指示数据处理器从缓冲存储器获取指令并进行操作的命令控制装置。

    File memory device using flash memories, and an information processing system using the same
    5.
    发明授权
    File memory device using flash memories, and an information processing system using the same 失效
    使用闪速存储器的文件存储器件，以及使用其的信息处理系统

    公开(公告)号：US06272610B1

    公开(公告)日：2001-08-07

    申请号：US08207749

    申请日：1994-03-09

    申请人： Kunihiro Katayama ,  Kenichi Kaki ,  Jun Kitahara ,  Tsunehiro Tobita ,  Kazunori Furusawa

    发明人： Kunihiro Katayama ,  Kenichi Kaki ,  Jun Kitahara ,  Tsunehiro Tobita ,  Kazunori Furusawa

    IPC分类号： G06F1200

    CPC分类号： G06F3/0613 ,  G06F3/0601 ,  G06F3/064 ,  G06F3/0658 ,  G06F3/0659 ,  G06F3/0679 ,  G06F12/023 ,  G06F12/0246 ,  G06F2003/0694 ,  G06F2212/7208

    摘要： A semiconductor file memory device, and an information processing system incorporating the device, uses flash memories to achieve fast file access performance. The file memory device includes a parallel arrangement of memory element groups having a unit erasure block size greater than the data bus width of the memory device, and a data access width smaller than the data bus; a file division unit for dividing file data having one or more unit storage data blocks into combined blocks that include a combination of arbitrary unit storage data blocks; a data distribution unit for arbitrarily combining data on the data bus having a unit data size equal to the data access width, and for making the combined data correspond to an arbitrary combination of memory element groups equal in number to the unit size data; and a control unit for controlling the data distribution unit so that each combined block is stored in the file memory device based on a correspondence between the combined block and arbitrary combinations of memory elements.

    摘要翻译： 半导体文件存储装置以及包含该装置的信息处理系统使用闪速存储器来实现快速的文件访问性能。 所述文件存储装置包括具有大于所述存储装置的数据总线宽度的单位擦除块大小的存储元件组的并行布置以及小于所述数据总线的数据访问宽度; 文件分割单元，用于将具有一个或多个单元存储数据块的文件数据分成包括任意单位存储数据块的组合的组合块; 数据分配单元，用于任意组合数据总线上具有与数据访问宽度相等的单位数据大小的数据，并且用于使组合数据对应于与单位大小数据相等的存储单元组的任意组合; 以及控制单元，用于基于组合块和存储元件的任意组合之间的对应关系来控制数据分配单元，使得每个组合块被存储在文件存储装置中。

    Semiconductor memory device
    6.
    发明授权
    Semiconductor memory device 失效
    半导体存储器件

    公开(公告)号：US4769787A

    公开(公告)日：1988-09-06

    申请号：US888072

    申请日：1986-07-22

    申请人： Kazunori Furusawa ,  Shinji Nabetani ,  Yoshiaki Kamigaki ,  Masaaki Terasawa

    发明人： Kazunori Furusawa ,  Shinji Nabetani ,  Yoshiaki Kamigaki ,  Masaaki Terasawa

    IPC分类号： G11C16/04 ,  G11C16/08 ,  G11C16/10 ,  G11C16/12 ,  G11C16/14 ,  G11C17/00 ,  G11C11/34

    CPC分类号： G11C16/08 ,  G11C16/0466 ,  G11C16/10 ,  G11C16/12 ,  G11C16/14

    摘要： Using a comparatively low supply voltage of, e.g., +5V and a minus gate voltage, the voltage difference between the gate of an MNOS transistor and a P-type well region in which a MNOS transistor is formed is relatively changed to execute the writing and erasing of the MNOS transistor. Thus, the potential of an N-type semiconductor substrate can be fixed to a comparatively low potential, e.g., about +5V, so that a P-channel MOSFET formed on the semiconductor substrate operates with an ordinary signal level. Consequently, an EEPROM having peripheral circuits constructed of CMOS circuits can be provided. Accordingly, reduction in the power consumption of the EEPROM can be attained.

    摘要翻译： 使用例如+ 5V和负栅极电压的较低电源电压，MNOS晶体管的栅极与其中形成MNOS晶体管的P型阱区域之间的电压差相对变化，以执行写入和 擦除MNOS晶体管。 因此，N型半导体衬底的电位可以固定在比较低的电位，例如约+ 5V，使得形成在半导体衬底上的P沟道MOSFET以普通信号电平工作。 因此，可以提供具有由CMOS电路构成的外围电路的EEPROM。 因此，可以实现EEPROM的功耗的降低。

    Memory card
    8.
    发明申请
    Memory card 失效
    存储卡

    公开(公告)号：US20080046643A1

    公开(公告)日：2008-02-21

    申请号：US11907422

    申请日：2007-10-12

    申请人： Kenji Kozakai ,  Yuusuke Jono ,  Motoki Kanamori ,  Kazunori Furusawa ,  Atsushi Shikata ,  Yosuke Yukawa

    发明人： Kenji Kozakai ,  Yuusuke Jono ,  Motoki Kanamori ,  Kazunori Furusawa ,  Atsushi Shikata ,  Yosuke Yukawa

    IPC分类号： G06F12/00

    CPC分类号： G11C16/16 ,  G06F3/0614 ,  G06F3/0626 ,  G06F3/0656 ,  G06F3/0658 ,  G06F3/0659 ,  G06F3/0679 ,  G11C16/0416

    摘要： A memory card (1) includes an electrically rewritable non-volatile memory (4), a data processor (3) having a function of executing instructions, and managing the allocation of file data in the non-volatile memory, an interface control circuit (2) having a function of establishing an external interface, for controlling the execution of instructions by the data processor in response to external commands and for controlling access to the non-volatile memory and a buffer memory (7) for temporarily storing the file data. The interface control circuit includes command control means for decoding a first command externally supplied and for instructing the data processor to fetch an instruction from the buffer memory and to operate.

    摘要翻译： 存储卡（1）包括电可重写非易失性存储器（4），具有执行指令的功能的数据处理器（3），以及管理非易失性存储器中文件数据的分配，接口控制电路 2）具有建立外部接口的功能，用于响应于外部命令控制数据处理器执行指令并且用于控制对非易失性存储器的访问以及用于临时存储文件数据的缓冲存储器（7）。 接口控制电路包括用于对外部提供的第一命令进行解码并指示数据处理器从缓冲存储器获取指令并进行操作的命令控制装置。

    Semiconductor memory device
    10.
    发明申请
    Semiconductor memory device 失效
    半导体存储器件

    公开(公告)号：US20060097311A1

    公开(公告)日：2006-05-11

    申请号：US11311162

    申请日：2005-12-20

    申请人： Tomoyuki Ishii ,  Kazunori Furusawa ,  Hideaki Kurata ,  Yoshihiro Ikeda

    发明人： Tomoyuki Ishii ,  Kazunori Furusawa ,  Hideaki Kurata ,  Yoshihiro Ikeda

    IPC分类号： H01L29/788

    CPC分类号： H01L27/11521 ,  B82Y10/00 ,  G11C11/5621 ,  G11C16/0458 ,  G11C2211/5612 ,  G11C2216/06 ,  H01L27/115 ,  H01L29/42332 ,  H01L29/7887

    摘要： Flash memory is rapidly decreasing in price. There is a demand for a new memory system that permits size reduction and suits multiple-value memory. A flash memory of AND type suitable for multiple-value memory with multiple-level threshold values can be made small in area if the inversion layer is utilized as the wiring; however, it suffers the disadvantage of greatly varying in writing characteristics from cell to cell. Another promising method of realizing multiple-value memory is to change the storage locations. This method, however, poses a problem with disturbance at the time of operation. The present invention provides one way to realize a semiconductor memory device with reduced cell-to-cell variation in writing characteristics. The semiconductor memory has a source region and a drain region, which are formed parallel to each other, and an assist electrode which is between and parallel to the source and drain regions without overlapping, so that it uses, at the time of writing, the assist electrode as the assist electrode for hot electrons to be injected at the source side and it uses, at the time of reading, the inversion layer formed under the assist electrode as the source region or the drain region.

    摘要翻译： 闪存正在迅速降价。 需要一种允许大小缩小并适合多值内存的新内存系统。 如果使用反转层作为布线，则可以使适用于具有多级阈值的多值存储器的AND型闪速存储器的面积小; 然而，它具有从细胞到细胞的书写特征大大变化的缺点。 实现多值存储器的另一个有希望的方法是改变存储位置。 然而，这种方法在操作时存在干扰问题。 本发明提供了实现具有减小的写入特性的单元到单元变化的半导体存储器件的一种方式。 半导体存储器具有彼此平行形成的源极区域和漏极区域以及辅助电极，其在源极和漏极区域之间并且平行于其而不重叠，从而在写入时使用辅助电极 辅助电极作为用于在源极侧注入的热电子的辅助电极，并且在读取时使用形成在辅助电极下方的反型层作为源极区域或漏极区域。