公开(公告)号：US09214215B2

公开(公告)日：2015-12-15

申请号：US14431607

申请日：2013-06-10

申请人： Elijah V. Karpov ,  Brian S. Doyle ,  Kaan Oguz ,  Satyarth Suri ,  Robert S. Chau ,  Charles S. Kuo ,  Mark L. Doczy ,  David L. Kencke

发明人： Elijah V. Karpov ,  Brian S. Doyle ,  Kaan Oguz ,  Satyarth Suri ,  Robert S. Chau ,  Charles S. Kuo ,  Mark L. Doczy ,  David L. Kencke

IPC分类号： G11C11/00 ,  G11C11/16 ,  H01L43/02 ,  H01L43/08 ,  H01L27/22 ,  G11C11/56

CPC分类号： G11C11/1675 ,  B82Y25/00 ,  G11C11/15 ,  G11C11/16 ,  G11C11/161 ,  G11C11/5607 ,  H01F10/3254 ,  H01L27/222 ,  H01L43/02 ,  H01L43/08

摘要： Switching current in Spin-Transfer Torque Memory (STTM) can be decreased. A magnetic memory cell is driven with a first pulse on a write line of the memory cell to heat the cell. The cell is then driven with a second pulse on the write line to set the state of the cell.

摘要翻译： 旋转转矩存储器（STTM）中的切换电流可以减小。 磁存储单元用存储单元的写入线上的第一个脉冲驱动，以加热单元。 然后在写入线上用第二个脉冲驱动单元以设置单元的状态。

公开(公告)号：US20150333252A1

公开(公告)日：2015-11-19

申请号：US14812655

申请日：2015-07-29

申请人： Brian S. Doyle ,  David L. Kencke ,  Charles C. Kuo ,  Uday Shah ,  Kaan Oguz ,  Mark L. Doczy ,  Satyarth Suri ,  Clair Webb

发明人： Brian S. Doyle ,  David L. Kencke ,  Charles C. Kuo ,  Uday Shah ,  Kaan Oguz ,  Mark L. Doczy ,  Satyarth Suri ,  Clair Webb

IPC分类号： H01L43/02 ,  H01L43/08 ,  H01L27/22 ,  H01L43/10 ,  G11C11/16

CPC分类号： H01L43/12 ,  G11C11/161 ,  G11C11/1659 ,  H01L27/222 ,  H01L27/228 ,  H01L29/66007 ,  H01L29/82 ,  H01L43/02 ,  H01L43/08 ,  H01L43/10

摘要： Perpendicular spin transfer torque memory (STTM) devices having offset cells and methods of fabricating perpendicular STTM devices having offset cells are described. For example, a spin torque transfer memory (STTM) array includes a first load line disposed above a substrate and having only a first STTM device. The STTM array also includes a second load line disposed above the substrate, adjacent the first load line, and having only a second STTM device, the second STTM device non-co-planar with the first STTM device.

摘要翻译： 描述具有偏移单元的垂直自旋转移转矩存储器（STTM）器件和制造具有偏置单元的垂直STTM器件的方法。 例如，自旋转矩传递存储器（STTM）阵列包括设置在衬底上方并且仅具有第一STTM器件的第一负载线。 STTM阵列还包括设置在基板上方的第二负载线，与第一负载线相邻，并且仅具有第二STTM器件，与第一STTM器件非共面的第二STTM器件。

公开(公告)号：US08913422B2

公开(公告)日：2014-12-16

申请号：US13630896

申请日：2012-09-28

申请人： Elijah V. Karpov ,  Brian S. Doyle ,  Kaan Oguz ,  Satyarth Suri ,  Robert S. Chau ,  Charles C. Kuo ,  Mark L. Doczy ,  David L. Kencke

发明人： Elijah V. Karpov ,  Brian S. Doyle ,  Kaan Oguz ,  Satyarth Suri ,  Robert S. Chau ,  Charles C. Kuo ,  Mark L. Doczy ,  David L. Kencke

IPC分类号： G11C11/00 ,  G11C11/16 ,  G11C11/15 ,  G11C11/56 ,  H01L27/22 ,  H01F10/32 ,  B82Y25/00

CPC分类号： G11C11/1675 ,  B82Y25/00 ,  G11C11/15 ,  G11C11/16 ,  G11C11/161 ,  G11C11/5607 ,  H01F10/3254 ,  H01L27/222 ,  H01L43/02 ,  H01L43/08

摘要： Switching current in Spin-Transfer Torque Memory (STTM) can be decreased. A magnetic memory cell is driven with a first pulse on a write line of the memory cell to heat the cell. The cell is then driven with a second pulse on the write line to set the state of the cell.

摘要翻译： 旋转转矩存储器（STTM）中的切换电流可以减小。 磁存储单元用存储单元的写入线上的第一个脉冲驱动，以加热单元。 然后在写入线上用第二个脉冲驱动单元以设置单元的状态。

公开(公告)号：US20140329337A1

公开(公告)日：2014-11-06

申请号：US14333180

申请日：2014-07-16

申请人： Brian S. Doyle ,  David L. Kencke ,  Charles C. Kuo ,  Uday Shah ,  Kaan Oguz ,  Mark L. Doczy ,  Satyarth Suri ,  Clair Webb

发明人： Brian S. Doyle ,  David L. Kencke ,  Charles C. Kuo ,  Uday Shah ,  Kaan Oguz ,  Mark L. Doczy ,  Satyarth Suri ,  Clair Webb

IPC分类号： H01L43/12

CPC分类号： H01L43/12 ,  G11C11/161 ,  G11C11/1659 ,  H01L27/222 ,  H01L27/228 ,  H01L29/66007 ,  H01L29/82 ,  H01L43/02 ,  H01L43/08 ,  H01L43/10

摘要： Perpendicular spin transfer torque memory (STTM) devices having offset cells and methods of fabricating perpendicular STTM devices having offset cells are described. For example, a spin torque transfer memory (STTM) array includes a first load line disposed above a substrate and having only a first STTM device. The STTM array also includes a second load line disposed above the substrate, adjacent the first load line, and having only a second STTM device, the second STTM device non-co-planar with the first STTM device.

摘要翻译： 描述具有偏移单元的垂直自旋转移转矩存储器（STTM）器件和制造具有偏置单元的垂直STTM器件的方法。 例如，自旋转矩传递存储器（STTM）阵列包括设置在衬底上方并且仅具有第一STTM器件的第一负载线。 STTM阵列还包括设置在基板上方的第二负载线，与第一负载线相邻，并且仅具有第二STTM器件，与第一STTM器件非共面的第二STTM器件。

公开(公告)号：US08785909B2

公开(公告)日：2014-07-22

申请号：US13629148

申请日：2012-09-27

申请人： Marko Radosavljevic ,  Gilbert Dewey ,  Benjamin Chu-Kung ,  Dipanjan Basu ,  Sanaz K. Gardner ,  Satyarth Suri ,  Ravi Pillarisetty ,  Niloy Mukherjee ,  Han Wui Then ,  Robert S. Chau

发明人： Marko Radosavljevic ,  Gilbert Dewey ,  Benjamin Chu-Kung ,  Dipanjan Basu ,  Sanaz K. Gardner ,  Satyarth Suri ,  Ravi Pillarisetty ,  Niloy Mukherjee ,  Han Wui Then ,  Robert S. Chau

IPC分类号： H01L29/06 ,  B82Y10/00 ,  H01L29/78

CPC分类号： H01L29/0665 ,  B82Y10/00 ,  B82Y40/00 ,  H01L29/0673 ,  H01L29/068 ,  H01L29/201 ,  H01L29/401 ,  H01L29/42392 ,  H01L29/66469 ,  H01L29/775 ,  H01L29/785 ,  H01L29/78696 ,  H01L2924/0002 ,  H01L2924/00

摘要： Non-planar semiconductor devices having channel regions with low band-gap cladding layers are described. For example, a semiconductor device includes a vertical arrangement of a plurality of nanowires disposed above a substrate. Each nanowire includes an inner region having a first band gap and an outer cladding layer surrounding the inner region. The cladding layer has a second, lower band gap. A gate stack is disposed on and completely surrounds the channel region of each of the nanowires. The gate stack includes a gate dielectric layer disposed on and surrounding the cladding layer and a gate electrode disposed on the gate dielectric layer. Source and drain regions are disposed on either side of the channel regions of the nanowires.

摘要翻译： 描述具有低带隙包层的沟道区的非平面半导体器件。 例如，半导体器件包括布置在衬底上方的多个纳米线的垂直布置。 每个纳米线包括具有第一带隙的内部区域和围绕内部区域的外部包层。 包层具有第二较低带隙。 栅堆叠设置在每个纳米线的沟道区上并完全包围。 栅极堆叠包括设置在包层上并围绕着包层的栅极电介质层和设置在栅极介电层上的栅电极。 源区和漏区设置在纳米线的沟道区的两侧。

公开(公告)号：US20120326274A1

公开(公告)日：2012-12-27

申请号：US13165615

申请日：2011-06-21

申请人： Brian S. Doyle ,  Uday Shah ,  Satyarth Suri ,  Ramanan V. Chebiam

发明人： Brian S. Doyle ,  Uday Shah ,  Satyarth Suri ,  Ramanan V. Chebiam

IPC分类号： H01L29/92 ,  H01L21/20

CPC分类号： H01L27/10852 ,  H01L27/10817 ,  H01L27/10894 ,  H01L28/91

摘要： Semiconductor structures having integrated quadruple-wall capacitors for eDRAM and methods to form the same are described. For example, an embedded quadruple-wall capacitor includes a trench disposed in a first dielectric layer disposed above a substrate. The trench has a bottom and sidewalls. A quadruple arrangement of metal plates is disposed at the bottom of the trench, spaced apart from the sidewalls. A second dielectric layer is disposed on and conformal with the sidewalls of the trench and the quadruple arrangement of metal plates. A top metal plate layer is disposed on and conformal with the second dielectric layer.

摘要翻译： 描述了具有用于eDRAM的集成四足壁电容器的半导体结构及其形成方法。 例如，嵌入式四壁电容器包括设置在设置在基板上方的第一电介质层中的沟槽。 沟槽有一个底部和侧壁。 金属板的四重布置设置在沟槽的底部，与侧壁间隔开。 第二电介质层设置在沟槽的侧壁和金属板的四重布置上。 顶部金属板层设置在第二介电层上并与第二介质层保形。

公开(公告)号：US07927959B2

公开(公告)日：2011-04-19

申请号：US12286338

申请日：2008-09-30

申请人： Steven J. Keating ,  Nick Lindert ,  Nadia Rahhal-Orabi ,  Brian Doyle ,  Satyarth Suri ,  Swaminathan Sivakumar ,  Lana Jong ,  Lin Sha

发明人： Steven J. Keating ,  Nick Lindert ,  Nadia Rahhal-Orabi ,  Brian Doyle ,  Satyarth Suri ,  Swaminathan Sivakumar ,  Lana Jong ,  Lin Sha

IPC分类号： H01L21/467

CPC分类号： H01L28/40 ,  H01G4/012 ,  H01G4/33 ,  H01L23/5223 ,  H01L27/10852 ,  H01L28/90 ,  H01L28/91 ,  H01L28/92 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of patterning a metal (141, 341, 841) on a vertical sidewall (132, 332, 832) of an excavated feature (130, 330, 830) includes placing a material (350) in the excavated feature such that a portion (435) of the metal is exposed in the excavated feature above the material, etching the exposed portion of the metal away from the vertical sidewall using a first wet etch chemistry, and removing the material from the excavated feature by etching it away using a second wet etch chemistry. The described method may be used to produce a MIM capacitor (800) suitable for an eDRAM device.

摘要翻译： 在挖掘特征（130,330,830）的垂直侧壁（132,332,832）上图案化金属（141,341,841）的方法包括将材料（350）放置在挖掘的特征中，使得部分 （435）暴露在材料上方的挖掘特征中，使用第一湿蚀刻化学法将金属的暴露部分从垂直侧壁上蚀刻出来，并且通过使用第二湿蚀刻化学法将其去除，从挖掘的特征中去除材料 湿蚀刻化学。 所描述的方法可以用于产生适合于eDRAM器件的MIM电容器（800）。

公开(公告)号：US20150243336A1

公开(公告)日：2015-08-27

申请号：US14431607

申请日：2013-06-10

申请人： Elijah V. KARPOV ,  Brian S. DOYLE ,  Kaan OGUZ ,  Satyarth SURI ,  Robert S. CHAU ,  Charles C. KUO ,  Mark L. DOCZY ,  David L. KENCKE ,  INTEL CORPORATION

发明人： Elijah V. Karpov ,  Brian S. Doyle ,  Kaan Oguz ,  Satyarth Suri ,  Robert S. Chau ,  Charles S. Kuo ,  Mark L. Doczy ,  David L. Kencke

IPC分类号： G11C11/16 ,  H01L43/08 ,  H01L43/02

CPC分类号： G11C11/1675 ,  B82Y25/00 ,  G11C11/15 ,  G11C11/16 ,  G11C11/161 ,  G11C11/5607 ,  H01F10/3254 ,  H01L27/222 ,  H01L43/02 ,  H01L43/08

摘要： Switching current in Spin-Transfer Torque Memory (STTM) can be decreased. A magnetic memory cell is driven with a first pulse on a write line of the memory cell to heat the cell. The cell is then driven with a second pulse on the write line to set the state of the cell.

摘要翻译： 旋转转矩存储器（STTM）中的切换电流可以减小。 磁存储单元用存储单元的写入线上的第一个脉冲驱动，以加热单元。 然后在写入线上用第二个脉冲驱动单元以设置单元的状态。

公开(公告)号：US08785907B2

公开(公告)日：2014-07-22

申请号：US13722746

申请日：2012-12-20

申请人： Niti Goel ,  Niloy Mukherjee ,  Seung Hoon Sung ,  Van H. Le ,  Matthew V. Metz ,  Jack T. Kavalieros ,  Ravi Pillarisetty ,  Sanaz K. Gardner ,  Sansaptak Dasgupta ,  Willy Rachmady ,  Benjamin Chu-Kung ,  Marko Radosavljevic ,  Gilbert Dewey ,  Marc C. French ,  Jessica Kachian ,  Satyarth Suri ,  Robert S. Chau

发明人： Niti Goel ,  Niloy Mukherjee ,  Seung Hoon Sung ,  Van H. Le ,  Matthew V. Metz ,  Jack T. Kavalieros ,  Ravi Pillarisetty ,  Sanaz K. Gardner ,  Sansaptak Dasgupta ,  Willy Rachmady ,  Benjamin Chu-Kung ,  Marko Radosavljevic ,  Gilbert Dewey ,  Marc C. French ,  Jessica Kachian ,  Satyarth Suri ,  Robert S. Chau

IPC分类号： H01L29/06

CPC分类号： H01L21/764 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02494 ,  H01L21/02507 ,  H01L21/02532 ,  H01L21/76232

摘要： An embodiment includes depositing a material onto a substrate where the material includes a different lattice constant than the substrate (e.g., III-V or IV epitaxial (EPI) material on a Si substrate). An embodiment includes an EPI layer formed within a trench having walls that narrow as the trench extends upwards. An embodiment includes an EPI layer formed within a trench using multiple growth temperatures. A defect barrier, formed in the EPI layer when the temperature changes, contains defects within the trench and below the defect barrier. The EPI layer above the defect barrier and within the trench is relatively defect free. An embodiment includes an EPI layer annealed within a trench to induce defect annihilation. An embodiment includes an EPI superlattice formed within a trench and covered with a relatively defect free EPI layer (that is still included in the trench). Other embodiments are described herein.

摘要翻译： 实施例包括将材料沉积到衬底上，其中材料包括与衬底（例如Si衬底上的III-V或IV外延（EPI）材料）不同的晶格常数。 一个实施例包括形成在沟槽内的EPI层，其具有随着沟槽向上延伸而变窄的壁。 实施例包括使用多个生长温度在沟槽内形成的EPI层。 当温度变化时，在EPI层中形成的缺陷屏障在沟槽内和缺陷屏障之下包含缺陷。 缺陷屏障之上和沟槽内的EPI层相对无缺陷。 一个实施方案包括在沟槽内退火以引发缺陷湮灭的EPI层。 一个实施例包括形成在沟槽内并覆盖有相对无缺陷的EPI层（仍包含在沟槽中）的EPI超晶格。 本文描述了其它实施例。

公开(公告)号：US20140084239A1

公开(公告)日：2014-03-27

申请号：US13629148

申请日：2012-09-27

申请人： Marko Radosavljevic ,  Gilbert Dewey ,  Benjamin Chu-Kung ,  Dipanjan Basu ,  Sanaz K. Gardner ,  Satyarth Suri ,  Ravi Pillarisetty ,  Niloy Mukherjee ,  Han Wui Then ,  Robert S. Chau

发明人： Marko Radosavljevic ,  Gilbert Dewey ,  Benjamin Chu-Kung ,  Dipanjan Basu ,  Sanaz K. Gardner ,  Satyarth Suri ,  Ravi Pillarisetty ,  Niloy Mukherjee ,  Han Wui Then ,  Robert S. Chau

IPC分类号： H01L29/78 ,  H01L29/267 ,  H01L29/06

CPC分类号： H01L29/0665 ,  B82Y10/00 ,  B82Y40/00 ,  H01L29/0673 ,  H01L29/068 ,  H01L29/201 ,  H01L29/401 ,  H01L29/42392 ,  H01L29/66469 ,  H01L29/775 ,  H01L29/785 ,  H01L29/78696 ,  H01L2924/0002 ,  H01L2924/00

摘要： Non-planar semiconductor devices having channel regions with low band-gap cladding layers are described. For example, a semiconductor device includes a vertical arrangement of a plurality of nanowires disposed above a substrate. Each nanowire includes an inner region having a first band gap and an outer cladding layer surrounding the inner region. The cladding layer has a second, lower band gap. A gate stack is disposed on and completely surrounds the channel region of each of the nanowires. The gate stack includes a gate dielectric layer disposed on and surrounding the cladding layer and a gate electrode disposed on the gate dielectric layer. Source and drain regions are disposed on either side of the channel regions of the nanowires.

摘要翻译： 描述具有低带隙包层的沟道区的非平面半导体器件。 例如，半导体器件包括布置在衬底上方的多个纳米线的垂直布置。 每个纳米线包括具有第一带隙的内部区域和围绕内部区域的外部包层。 包层具有第二较低带隙。 栅堆叠设置在每个纳米线的沟道区上并完全包围。 栅极堆叠包括设置在包层上并围绕着包层的栅极电介质层和设置在栅极介电层上的栅电极。 源区和漏区设置在纳米线的沟道区的两侧。