公开(公告)号：US09934976B2

公开(公告)日：2018-04-03

申请号：US12317180

申请日：2008-12-18

申请人： Niloy Mukherjee ,  Matt Metz ,  Gilbert Dewey ,  Jack Kavalieros ,  Robert S Chau

发明人： Niloy Mukherjee ,  Matt Metz ,  Gilbert Dewey ,  Jack Kavalieros ,  Robert S Chau

IPC分类号： H01L21/285 ,  H01L21/768

CPC分类号： H01L21/28518 ,  H01L21/76814

摘要： Methods and associated structures of forming a microelectronic device are described. Those methods may include forming a contact opening in an inter layer dielectric (ILD) disposed on a substrate, wherein a source/drain contact area is exposed, forming a rare earth metal layer on the source/drain contact area, forming a transition metal layer on the rare earth metal layer; and annealing the rare earth metal layer and the transition metal layer to form a metal silicide stack structure.

公开(公告)号：US09647208B2

公开(公告)日：2017-05-09

申请号：US14950784

申请日：2015-11-24

申请人： Elijah V. Karpov ,  Brian S. Doyle ,  Charles C. Kuo ,  Robert S. Chau ,  Eric R. Dickey ,  Michael Stephen Bowen ,  Sey-Shing Sun

发明人： Elijah V. Karpov ,  Brian S. Doyle ,  Charles C. Kuo ,  Robert S. Chau ,  Eric R. Dickey ,  Michael Stephen Bowen ,  Sey-Shing Sun

IPC分类号： G11C11/00 ,  H01L45/00 ,  G11C13/00 ,  H01L27/24

CPC分类号： H01L45/08 ,  G11C13/0007 ,  G11C13/0069 ,  G11C2013/0073 ,  H01L27/2436 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/147

摘要： Low voltage embedded memory having conductive oxide and electrode stacks is described. For example, a material layer stack for a memory element includes a first conductive electrode. A conductive oxide layer is disposed on the first conductive electrode. The conductive oxide layer has a plurality of oxygen vacancies therein. A second electrode is disposed on the conductive oxide layer.

公开(公告)号：US09548449B2

公开(公告)日：2017-01-17

申请号：US13925951

申请日：2013-06-25

申请人： Elijah V. Karpov ,  Brian S. Doyle ,  Uday Shah ,  Robert S. Chau

发明人： Elijah V. Karpov ,  Brian S. Doyle ,  Uday Shah ,  Robert S. Chau

IPC分类号： H01L45/00 ,  H01L27/24

CPC分类号： H01L45/146 ,  H01L27/2436 ,  H01L27/2463 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/1266

摘要： Conductive oxide random access memory (CORAM) cells and methods of fabricating CORAM cells are described. For example, a material layer stack for a memory element includes a first conductive electrode. An insulating layer is disposed on the first conductive oxide and has an opening with sidewalls therein that exposes a portion of the first conductive electrode. A conductive oxide layer is disposed in the opening, on the first conductive electrode and along the sidewalls of the opening. A second electrode is disposed in the opening, on the conductive oxide layer.

摘要翻译： 描述了导电氧化物随机存取存储器（CORAM）单元和制造CORAM单元的方法。 例如，用于存储元件的材料层堆叠包括第一导电电极。 绝缘层设置在第一导电氧化物上并且具有露出第一导电电极的一部分的侧壁的开口。 导电氧化物层设置在开口中，在第一导电电极上并且沿着开口的侧壁。 第二电极设置在开口中，在导电氧化物层上。

公开(公告)号：US20160079523A1

公开(公告)日：2016-03-17

申请号：US14950784

申请日：2015-11-24

申请人： Elijah V. Karpov ,  Brian S. Doyle ,  Charles C. Kuo ,  Robert S. Chau ,  Eric R. Dickey ,  Michael Stephen Bowen ,  Sey-Shing Sun

发明人： Elijah V. Karpov ,  Brian S. Doyle ,  Charles C. Kuo ,  Robert S. Chau ,  Eric R. Dickey ,  Michael Stephen Bowen ,  Sey-Shing Sun

IPC分类号： H01L45/00 ,  H01L27/24 ,  G11C13/00

CPC分类号： H01L45/08 ,  G11C13/0007 ,  G11C13/0069 ,  G11C2013/0073 ,  H01L27/2436 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/147

摘要： Low voltage embedded memory having conductive oxide and electrode stacks is described. For example, a material layer stack for a memory element includes a first conductive electrode. A conductive oxide layer is disposed on the first conductive electrode. The conductive oxide layer has a plurality of oxygen vacancies therein. A second electrode is disposed on the conductive oxide layer.

摘要翻译： 描述具有导电氧化物和电极堆叠的低电压嵌入式存储器。 例如，用于存储元件的材料层堆叠包括第一导电电极。 导电氧化物层设置在第一导电电极上。 导电氧化物层中具有多个氧空位。 第二电极设置在导电氧化物层上。

公开(公告)号：US20150243336A1

公开(公告)日：2015-08-27

申请号：US14431607

申请日：2013-06-10

申请人： Elijah V. KARPOV ,  Brian S. DOYLE ,  Kaan OGUZ ,  Satyarth SURI ,  Robert S. CHAU ,  Charles C. KUO ,  Mark L. DOCZY ,  David L. KENCKE ,  INTEL CORPORATION

发明人： Elijah V. Karpov ,  Brian S. Doyle ,  Kaan Oguz ,  Satyarth Suri ,  Robert S. Chau ,  Charles S. Kuo ,  Mark L. Doczy ,  David L. Kencke

IPC分类号： G11C11/16 ,  H01L43/08 ,  H01L43/02

CPC分类号： G11C11/1675 ,  B82Y25/00 ,  G11C11/15 ,  G11C11/16 ,  G11C11/161 ,  G11C11/5607 ,  H01F10/3254 ,  H01L27/222 ,  H01L43/02 ,  H01L43/08

摘要： Switching current in Spin-Transfer Torque Memory (STTM) can be decreased. A magnetic memory cell is driven with a first pulse on a write line of the memory cell to heat the cell. The cell is then driven with a second pulse on the write line to set the state of the cell.

摘要翻译： 旋转转矩存储器（STTM）中的切换电流可以减小。 磁存储单元用存储单元的写入线上的第一个脉冲驱动，以加热单元。 然后在写入线上用第二个脉冲驱动单元以设置单元的状态。

公开(公告)号：US09099490B2

公开(公告)日：2015-08-04

申请号：US13631534

申请日：2012-09-28

申请人： Sansaptak Dasgupta ,  Han Wui Then ,  Marko Radosavljevic ,  Niloy Mukherjee ,  Niti Goel ,  Sanaz Kabehie ,  Seung Hoon Sung ,  Ravi Pillarisetty ,  Robert S. Chau

发明人： Sansaptak Dasgupta ,  Han Wui Then ,  Marko Radosavljevic ,  Niloy Mukherjee ,  Niti Goel ,  Sanaz Kabehie ,  Seung Hoon Sung ,  Ravi Pillarisetty ,  Robert S. Chau

IPC分类号： H01L29/66 ,  H01L29/778 ,  H01L29/423 ,  H01L29/08 ,  H01L29/20

CPC分类号： H01L29/7784 ,  H01L21/0254 ,  H01L21/2233 ,  H01L21/2236 ,  H01L21/2654 ,  H01L21/26546 ,  H01L21/31111 ,  H01L21/31144 ,  H01L29/0847 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/207 ,  H01L29/42376 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/7787

摘要： Embodiments include high electron mobility transistors (HEMT). In embodiments, a gate electrode is spaced apart by different distances from a source and drain semiconductor region to provide high breakdown voltage and low on-state resistance. In embodiments, self-alignment techniques are applied to form a dielectric liner in trenches and over an intervening mandrel to independently define a gate length, gate-source length, and gate-drain length with a single masking operation. In embodiments, III-N HEMTs include fluorine doped semiconductor barrier layers for threshold voltage tuning and/or enhancement mode operation.

摘要翻译： 实施例包括高电子迁移率晶体管（HEMT）。 在实施例中，栅电极与源极和漏极半导体区间隔开不同的距离以提供高击穿电压和低导通状态电阻。 在实施例中，应用自对准技术以在沟槽中和在中间心轴上形成电介质衬垫，以通过单个掩蔽操作独立地限定栅极长度，栅极源长度和栅极 - 漏极长度。 在实施例中，III-N HEMT包括用于阈值电压调谐和/或增强模式操作的氟掺杂半导体势垒层。

公开(公告)号：US08987091B2

公开(公告)日：2015-03-24

申请号：US13976840

申请日：2011-12-23

申请人： Han Wui Then ,  Marko Radosavljevic ,  Uday Shah ,  Niloy Mukherjee ,  Ravi Pillarisetty ,  Benjamin Chu-Kung ,  Jack T. Kavalieros ,  Robert S. Chau

发明人： Han Wui Then ,  Marko Radosavljevic ,  Uday Shah ,  Niloy Mukherjee ,  Ravi Pillarisetty ,  Benjamin Chu-Kung ,  Jack T. Kavalieros ,  Robert S. Chau

IPC分类号： H01L21/336 ,  H01L31/00 ,  H01L29/423 ,  H01L29/51 ,  H01L29/66 ,  H01L29/778 ,  H01L29/40 ,  H01L29/20

CPC分类号： H01L29/7787 ,  H01L21/02241 ,  H01L21/02252 ,  H01L21/02255 ,  H01L21/02258 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/268 ,  H01L21/30604 ,  H01L21/30612 ,  H01L21/31111 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/365 ,  H01L29/401 ,  H01L29/4236 ,  H01L29/512 ,  H01L29/518 ,  H01L29/66462

摘要： III-N transistors with recessed gates. An epitaxial stack includes a doped III-N source/drain layer and a III-N etch stop layer disposed between a the source/drain layer and a III-N channel layer. An etch process, e.g., utilizing photochemical oxidation, selectively etches the source/drain layer over the etch stop layer. A gate electrode is disposed over the etch stop layer to form a recessed-gate III-N HEMT. At least a portion of the etch stop layer may be oxidized with a gate electrode over the oxidized etch stop layer for a recessed gate III-N MOS-HEMT including a III-N oxide. A high-k dielectric may be formed over the oxidized etch stop layer with a gate electrode over the high-k dielectric to form a recessed gate III-N MOS-HEMT having a composite gate dielectric stack.

摘要翻译： 具有凹入栅极的III-N晶体管。 外延堆叠包括掺杂的III-N源极/漏极层和设置在源/漏层和II​​I-N沟道层之间的III-N蚀刻停止层。 蚀刻工艺，例如利用光化学氧化，选择性地蚀刻蚀刻停止层上的源极/漏极层。 栅电极设置在蚀刻停止层上方以形成凹入栅III-N HEMT。 蚀刻停止层的至少一部分可以用氧化蚀刻停止层上的栅电极氧化，用于包括III-N氧化​​物的凹陷栅III-N MOS-HEMT。 可以在氧化的蚀刻停止层上形成高k电介质，并在高k电介质上形成栅电极，以形成具有复合栅电介质叠层的凹陷栅III-N MOS-HEMT。

公开(公告)号：US08980650B2

公开(公告)日：2015-03-17

申请号：US14454682

申请日：2014-08-07

申请人： Kaan Oguz ,  Mark L. Doczy ,  Brian Doyle ,  Uday Shah ,  David L. Kencke ,  Roksana Golizadeh Mojarad ,  Robert S. Chau

发明人： Kaan Oguz ,  Mark L. Doczy ,  Brian Doyle ,  Uday Shah ,  David L. Kencke ,  Roksana Golizadeh Mojarad ,  Robert S. Chau

IPC分类号： H01L21/00 ,  H01L43/12 ,  H01L43/08 ,  H01L29/82 ,  H01L27/22 ,  H01L43/10 ,  H01F10/32 ,  H01F10/193 ,  G11C11/16

CPC分类号： H01L43/02 ,  G11C11/16 ,  G11C11/161 ,  G11C11/1659 ,  G11C11/18 ,  H01F10/1933 ,  H01F10/3254 ,  H01F10/3286 ,  H01F41/325 ,  H01L27/226 ,  H01L27/228 ,  H01L29/82 ,  H01L43/08 ,  H01L43/10 ,  H01L43/12

摘要： Magnetic tunnel junctions (MTJ) suitable for spin transfer torque memory (STTM) devices, include perpendicular magnetic layers and one or more anisotropy enhancing layer(s) separated from a free magnetic layer by a crystallization barrier layer. In embodiments, an anisotropy enhancing layer improves perpendicular orientation of the free magnetic layer while the crystallization barrier improves tunnel magnetoresistance (TMR) ratio with better alignment of crystalline texture of the free magnetic layer with that of a tunneling layer.

摘要翻译： 适用于自旋转移转矩存储器（STTM）器件的磁隧道结（MTJ）包括垂直磁性层和通过结晶阻挡层与自由磁性层分离的一个或多个各向异性增强层。 在实施方案中，各向异性增强层改善了自由磁性层的垂直取向，而结晶势垒改善了隧道磁阻（TMR）比，同时自由磁层的晶体结构与隧穿层的结构更好地对准。

公开(公告)号：US20140299953A1

公开(公告)日：2014-10-09

申请号：US14312125

申请日：2014-06-23

申请人： Brian S. Doyle ,  David L. Kencke ,  Charles C. Kuo ,  Dmitri E. Nikonov ,  Robert S. Chau

发明人： Brian S. Doyle ,  David L. Kencke ,  Charles C. Kuo ,  Dmitri E. Nikonov ,  Robert S. Chau

IPC分类号： H01L27/22 ,  H01L43/02

CPC分类号： H01L27/228 ,  G11C11/161 ,  G11C11/1659 ,  H01L43/02 ,  H01L43/08

摘要： The present disclosure relates to the fabrication of spin transfer torque memory elements for non-volatile microelectronic memory devices. The spin transfer torque memory element may include a magnetic tunneling junction connected with specifically sized and/or shaped fixed magnetic layer that can be positioned in a specific location adjacent a free magnetic layer. The shaped fixed magnetic layer may concentrate current in the free magnetic layer, which may result in a reduction in the critical current needed to switch a bit cell in the spin transfer torque memory element.

摘要翻译： 本公开涉及用于非易失性微电子存储器件的自旋转移转矩存储元件的制造。 自旋转移转矩存储元件可以包括与特定尺寸和/或形状的固定磁性层连接的磁性隧道结，其可以定位在与自由磁性层相邻的特定位置。 成形的固定磁性层可以将电流集中在自由磁性层中，这可能导致在自旋转移转矩存储元件中切换位单元所需的临界电流的降低。

公开(公告)号：US20140291615A1

公开(公告)日：2014-10-02

申请号：US14302371

申请日：2014-06-11

申请人： Suman Datta ,  Mantu K. Hudait ,  Mark L. Doczy ,  Jack T. Kavalieros ,  Majumdar Amian ,  Justin K. Brask ,  Been-Yih Jin ,  Matthew V. Metz ,  Robert S. Chau

发明人： Suman Datta ,  Mantu K. Hudait ,  Mark L. Doczy ,  Jack T. Kavalieros ,  Majumdar Amian ,  Justin K. Brask ,  Been-Yih Jin ,  Matthew V. Metz ,  Robert S. Chau

IPC分类号： H01L27/092 ,  H01L29/15

CPC分类号： H01L29/7784 ,  H01L21/02178 ,  H01L21/02381 ,  H01L21/02546 ,  H01L21/823807 ,  H01L21/823885 ,  H01L21/8252 ,  H01L27/0605 ,  H01L27/092 ,  H01L29/1054 ,  H01L29/122 ,  H01L29/15 ,  H01L29/157 ,  H01L29/205 ,  H01L29/41783 ,  H01L29/42364 ,  H01L29/42376 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/66522 ,  H01L29/7783

摘要： A CMOS device includes a PMOS transistor with a first quantum well structure and an NMOS device with a second quantum well structure. The PMOS and NMOS transistors are formed on a substrate.

摘要翻译： CMOS器件包括具有第一量子阱结构的PMOS晶体管和具有第二量子阱结构的NMOS器件。 PMOS和NMOS晶体管形成在衬底上。