公开(公告)号：US08543967B2

公开(公告)日：2013-09-24

申请号：US13405059

申请日：2012-02-24

申请人： Jason T. Gentry ,  Brian C. Miller ,  William S. Burton ,  M. Jason Welch ,  Richard A. Krzyzkowski

发明人： Jason T. Gentry ,  Brian C. Miller ,  William S. Burton ,  M. Jason Welch ,  Richard A. Krzyzkowski

IPC分类号： G06F17/50

CPC分类号： G06F17/5018 ,  G06F2217/80

摘要： A computer system performs a verification process that quickly and efficiently determines a temperature rise of DC conductor lines of an IC design caused by Joule heating in nearby AC conductor lines of the IC design, and whether the temperature rise is acceptable in terms of an electromigration performance of the IC design.

摘要翻译： 计算机系统执行验证过程，其快速有效地确定由IC设计的附近AC导体线中的焦耳加热引起的IC设计的直流导体线的温度升高，以及温升是否可接受的电迁移性能 的IC设计。

公开(公告)号：US07405109B2

公开(公告)日：2008-07-29

申请号：US11011442

申请日：2004-12-14

申请人： William S Burton

发明人： William S Burton

IPC分类号： H01L21/00 ,  H01L23/04

CPC分类号： H05K1/0251 ,  H01L23/66 ,  H01L2223/6616 ,  H01L2223/6627 ,  H01L2223/6633 ,  H01L2924/0002 ,  H01L2924/15173 ,  H01L2924/1903 ,  H01L2924/19039 ,  H01L2924/3011 ,  H05K1/0253 ,  H05K1/112 ,  H05K3/242 ,  H05K2201/093 ,  H05K2201/0969 ,  H05K2201/09781 ,  Y10T29/49128 ,  Y10T29/49155 ,  H01L2924/00

摘要： A method for manufacturing a layered structure for routing electrical signals comprising the steps of providing a layout for the layered structure having an insulating layer with at least one signal trace, a via, and a stub trace on a first side of the insulating layer, and a generally planar electrically conductive layer disposed on a second side of the insulating layer. Identify the stub trace and define a beneficial portion on the second side based upon a layout of the stub trace where the electrically conductive layer on the second side is to be absent. Modify the layout according to the step of defining and manufacture the layered structure according to the modified layout.

摘要翻译： 一种用于制造用于布线电信号的分层结构的方法，包括以下步骤：提供具有绝缘层的分层结构的布局，该绝缘层具有在绝缘层的第一侧上的至少一个信号迹线，通孔和短截线，以及 设置在所述绝缘层的第二侧上的大致平面的导电层。 基于短路迹线的布局确定短截线并在第二面上限定有益部​​分，其中不存在第二面上的导电层。 根据修改后的布局，按照定义和制作分层结构的步骤修改布局。

公开(公告)号：US06900533B2

公开(公告)日：2005-05-31

申请号：US10060536

申请日：2002-01-30

申请人： William S Burton

发明人： William S Burton

IPC分类号： H01L23/66 ,  H05K1/02 ,  H05K1/11 ,  H05K3/24 ,  H01L23/04

CPC分类号： H05K1/0251 ,  H01L23/66 ,  H01L2223/6616 ,  H01L2223/6627 ,  H01L2223/6633 ,  H01L2924/0002 ,  H01L2924/15173 ,  H01L2924/1903 ,  H01L2924/19039 ,  H01L2924/3011 ,  H05K1/0253 ,  H05K1/112 ,  H05K3/242 ,  H05K2201/093 ,  H05K2201/0969 ,  H05K2201/09781 ,  Y10T29/49128 ,  Y10T29/49155 ,  H01L2924/00

摘要： An apparatus for routing electrical signals is a layered structure having a signal trace connected to a via and to a conductive stub trace on a first side. A reference layer is on a second side of the layered structure. Removing a portion of the conductive reference layer in an area of the stub strace increases the impedance of the stub trace without changing the impedance of the signal trace thereby improving an impedance match to another electrical element to which the apparatus is connected.

摘要翻译： 用于布置电信号的装置是具有连接到第一侧上的通孔和导电短截线的信号迹线的分层结构。 参考层位于分层结构的第二侧。 在短截线区域中去除导电参考层的一部分会增加短截线的阻抗，而不改变信号迹线的阻抗，从而改善与设备连接的另一个电气元件的阻抗匹配。

公开(公告)号：US06630628B2

公开(公告)日：2003-10-07

申请号：US10072261

申请日：2002-02-07

申请人： Nurwati S Devnani ,  William S Burton ,  Sari K Christensen

发明人： Nurwati S Devnani ,  William S Burton ,  Sari K Christensen

IPC分类号： H05K103

CPC分类号： H05K1/0224 ,  H01L23/49822 ,  H01L23/49838 ,  H01L2224/16 ,  H01L2224/16227 ,  H01L2924/15173 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2924/3011 ,  H01L2924/3025 ,  H05K1/0253 ,  H05K3/4602 ,  H05K2201/09227 ,  H05K2201/09672 ,  H05K2201/09681 ,  H05K2203/1178 ,  Y10T428/24917

摘要： A high-performance, integrated circuit interconnection laminate. Power/ground layers in laminates fabricated with open areas to permit out gassing of gases generated during high temperature lamination are located such that they do not lie under/over critical traces on signal layers. This placement of the open areas enables a reduction in cross-talk between signal layers lying on opposite sides of a power/ground layer and a reduction in signal delay.

摘要翻译： 高性能，集成电路互连层压板。 在开放区域制造的层压板中的电源/接地层被放置成允许在高温层压期间产生的气体的放气，使得它们不位于信号层上的/超过临界迹线之上。 这种开放区域的放置使得能够减少位于电源/接地层的相对侧上的信号层之间的串扰，并减少信号延迟。

公开(公告)号：US20130227508A1

公开(公告)日：2013-08-29

申请号：US13405059

申请日：2012-02-24

申请人： Jason T. Gentry ,  Brian C. Miller ,  William S. Burton ,  M. Jason Welch ,  Richard A. Krzyzkowski

发明人： Jason T. Gentry ,  Brian C. Miller ,  William S. Burton ,  M. Jason Welch ,  Richard A. Krzyzkowski

IPC分类号： G06F17/50

CPC分类号： G06F17/5018 ,  G06F2217/80

摘要： A computer system performs a verification process that quickly and efficiently determines a temperature rise of DC conductor lines of an IC design caused by Joule heating in nearby AC conductor lines of the IC design, and whether the temperature rise is acceptable in terms of an electromigration performance of the IC design.

摘要翻译： 计算机系统执行验证过程，其快速有效地确定由IC设计的附近AC导体线中的焦耳加热引起的IC设计的直流导体线的温度升高，以及温升是否可接受的电迁移性能 的IC设计。