利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

41 条记录 (耗时 0.02 秒)

    Methods of fabricating semiconductor device including fin-fet
    3.
    发明授权
    Methods of fabricating semiconductor device including fin-fet 失效
    制造半导体器件的方法包括鳍片

    公开(公告)号：US07745290B2

    公开(公告)日：2010-06-29

    申请号：US11773372

    申请日：2007-07-03

    申请人： Jun Seo ,  Jong-Heui Song ,  Jae-Seung Hwang ,  Min-Chul Chae ,  Woo-Jin Cho ,  Yun-Seung Kang ,  Young-Mi Lee

    发明人： Jun Seo ,  Jong-Heui Song ,  Jae-Seung Hwang ,  Min-Chul Chae ,  Woo-Jin Cho ,  Yun-Seung Kang ,  Young-Mi Lee

    IPC分类号： H01L21/336

    CPC分类号： H01L29/66795 ,  H01L29/7851

    摘要： A method of fabricating a semiconductor device including a fin field effect transistor (Fin-FET) includes forming sacrificial bars on a semiconductor substrate, patterning the sacrificial bars to form sacrificial islands on the semiconductor substrate, forming a device isolation layer to fill a space between the sacrificial islands, selectively removing the sacrificial islands to expose the semiconductor substrate below the sacrificial islands, and anisotropically etching the exposed semiconductor substrate using the device isolation layer as an etch mask to form a recessed channel region. The recessed channel region allows the channel width and channel length of a transistor to be increased, thereby reducing the occurrence of short channel effects and narrow channel effects in highly integrated semiconductor devices.

    摘要翻译： 一种制造包括鳍状场效应晶体管（Fin-FET）的半导体器件的方法包括：在半导体衬底上形成牺牲棒，对牺牲棒进行构图以在半导体衬底上形成牺牲岛，形成器件隔离层以填充第 牺牲岛，选择性地去除牺牲岛以将牺牲岛下方的半导体衬底暴露出来，并且使用器件隔离层作为蚀刻掩模来各向异性蚀刻暴露的半导体衬底以形成凹陷沟道区。 凹陷沟道区域允许晶体管的沟道宽度和沟道长度增加，从而减少在高度集成的半导体器件中的短沟道效应和窄沟道效应的发生。

    NON-VOLATILE MEMORY DEVICE FOR 2-BIT OPERATION AND METHOD OF FABRICATING THE SAME
    4.
    发明申请
    NON-VOLATILE MEMORY DEVICE FOR 2-BIT OPERATION AND METHOD OF FABRICATING THE SAME 有权
    用于2位操作的非易失性存储器件及其制造方法

    公开(公告)号：US20100117140A1

    公开(公告)日：2010-05-13

    申请号：US12692197

    申请日：2010-01-22

    申请人： Byung-yong Choi ,  Dong-gun Park ,  Yun-gi Kim ,  Choong-ho Lee ,  Young-mi Lee ,  Hye-jin Cho

    发明人： Byung-yong Choi ,  Dong-gun Park ,  Yun-gi Kim ,  Choong-ho Lee ,  Young-mi Lee ,  Hye-jin Cho

    IPC分类号： H01L29/792

    CPC分类号： H01L27/11568 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/0207 ,  H01L27/115 ,  H01L27/11519 ,  H01L27/11521 ,  H01L29/7887 ,  H01L29/7923

    摘要： A non-volatile memory device for 2-bit operation and a method of fabricating the same are provided. The non-volatile memory device includes an active region and a gate extending in a word line direction on a semiconductor substrate, and crossing each other repeatedly; a charge storage layer disposed below the gate, and confined at a portion where the gate and the active region cross; a charge blocking layer formed on the charge storage layer; a tunnel dielectric layer formed below the charge storage layer; first and second source/drain regions formed in the active region exposed by the gate; and first and second bit lines crossing the word line direction. The active region may be formed in a first zigzag pattern and/or the gate may be formed in a second zigzag pattern in symmetry with the first zigzag pattern.

    摘要翻译： 提供一种用于2位操作的非易失性存储器件及其制造方法。 非易失性存储器件包括在半导体衬底上沿着字线方向延伸的有源区和栅极，并且重复地交叉; 电荷存储层，设置在所述栅极的下方，并限制在所述栅极和所述有源区域交叉的部分; 形成在电荷存储层上的电荷阻挡层; 形成在电荷存储层下面的隧道介电层; 在由栅极暴露的有源区中形成的第一和第二源/漏区; 以及与字线方向交叉的第一和第二位线。 有源区可以形成为第一之字形图案和/或栅极可以以与第一曲折图案对称的第二曲折图案形成。

    Method of manufacturing mask
    6.
    发明申请
    Method of manufacturing mask 失效
    制作面膜的方法

    公开(公告)号：US20080097729A1

    公开(公告)日：2008-04-24

    申请号：US11590244

    申请日：2006-10-31

    申请人： Sung-Gon Jung ,  Gi-Sung Yeo ,  Young-Mi Lee ,  Han-Ku Cho

    发明人： Sung-Gon Jung ,  Gi-Sung Yeo ,  Young-Mi Lee ,  Han-Ku Cho

    IPC分类号： G06F17/50

    CPC分类号： G03F1/70 ,  G03F1/36

    摘要： A method of manufacturing a mask includes designing a second mask data pattern for forming a first mask data pattern, creating a first emulation pattern, which is determined from the second mask data pattern, using a first emulation, creating a second emulation pattern, which is determined from the first emulation pattern, using a second emulation, comparing a pattern, in which the first and second emulation patterns overlap, with the first mask data pattern, and manufacturing a mask layer, which corresponds to the second mask data pattern, according to results of the comparison.

    摘要翻译： 制造掩模的方法包括设计用于形成第一掩模数据图案的第二掩模数据图案，使用第一仿真创建从第二掩模数据图案确定的第一仿真图案，创建第二仿真图案，其是第二仿真模式 根据第一仿真模式确定，使用第二仿真，将第一和第二仿真模式重叠的模式与第一掩模数据模式进行比较，并根据第二掩模数据模式制造对应于第二掩模数据模式的掩模层 比较结果。

    Mask having balance pattern and method of patterning photoresist using the same
    7.
    发明申请
    Mask having balance pattern and method of patterning photoresist using the same 审中-公开
    具有平衡图案的掩模和使用其形成光致抗蚀剂的方法

    公开(公告)号：US20070178391A1

    公开(公告)日：2007-08-02

    申请号：US11525965

    申请日：2006-09-25

    申请人： Tae-Young Kim ,  Sang-Jin Kim ,  Cha-Won Koh ,  Sung-Gon Jung ,  Myoung-Ho Jung ,  Young-Mi Lee

    发明人： Tae-Young Kim ,  Sang-Jin Kim ,  Cha-Won Koh ,  Sung-Gon Jung ,  Myoung-Ho Jung ,  Young-Mi Lee

    IPC分类号： G03C5/00 ,  G03F1/00 ,  G03F9/00

    CPC分类号： G03F7/70433 ,  G03F1/36 ,  G03F1/80

    摘要： A method and mask having balance patterns for reducing and/or preventing chemical flare from occurring in a photoresist between a first mask region and a second mask region. Balance patterns formed on the mask may have a desired and/or predetermined pitch and may be regularly arranged. If the pitch of the balance patterns is equal to or smaller than a threshold value, the balance patterns may not allow the patterns to be transferred onto a photoresist. In addition, the photoresist corresponding to the balance patterns may be either completely removed or completely remain depending on the duty of the balance patterns.

    摘要翻译： 一种具有用于减少和/或防止在第一掩模区域和第二掩模区域之间的光致抗蚀剂中发生化学闪光的平衡图案的方法和掩模。 形成在掩模上的平衡图案可以具有期望的和/或预定的间距，并且可以规则地布置。 如果平衡图案的间距等于或小于阈值，则平衡图案可能不允许将图案转印到光致抗蚀剂上。 此外，根据平衡图案的占空比，对应于平衡图案的光致抗蚀剂可以完全去除或完全保留。

    Thin layer structure and method of forming the same
    10.
    发明授权
    Thin layer structure and method of forming the same 失效
    薄层结构及其形成方法

    公开(公告)号：US07534704B2

    公开(公告)日：2009-05-19

    申请号：US11449839

    申请日：2006-06-09

    申请人： Jae-Kyu Ha ,  Jun Seo ,  Min-Chul Chae ,  Yong-Sun Ko ,  Young-Mi Lee ,  Jae-Seung Hwang

    发明人： Jae-Kyu Ha ,  Jun Seo ,  Min-Chul Chae ,  Yong-Sun Ko ,  Young-Mi Lee ,  Jae-Seung Hwang

    IPC分类号： H01L21/20

    CPC分类号： H01L21/84 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/02647 ,  H01L21/02667 ,  H01L21/76262 ,  H01L27/1203

    摘要： In a thin layer structure and a method of forming the same, a first preliminary insulation pattern is formed on a substrate and includes a first opening exposing the substrate. One or more preliminary seed patterns including single crystalline silicon are formed in the first opening. A second insulation layer is formed on the first preliminary insulation pattern and the one or more preliminary seed patterns. A second insulation pattern, a first insulation pattern and one or more seed patterns are formed by etching the first and second insulation layers and the one or more preliminary seed patterns. The second insulation pattern includes a second opening having a flat bottom portion. A single crystalline silicon pattern is formed in the second opening, wherein a central thickness of the single crystalline silicon pattern is substantially identical to a peripheral thickness thereof, thereby reducing or preventing a thinning defect in a semiconductor device.

    摘要翻译： 在薄层结构及其形成方法中，在基板上形成第一预备绝缘图案，并且包括暴露基板的第一开口。 在第一开口中形成包括单晶硅的一种或多种初步种子图案。 在第一预备绝缘图案和一个或多个初步种子图案上形成第二绝缘层。 通过蚀刻第一和第二绝缘层和一个或多个初步种子图案来形成第二绝缘图案，第一绝缘图案和一个或多个种子图案。 第二绝缘图案包括具有平坦底部的第二开口。 在第二开口中形成单晶硅图案，其中单晶硅图案的中心厚度与其周边厚度基本相同，从而减少或防止半导体器件中的变薄缺陷。