公开(公告)号：US06953719B2

公开(公告)日：2005-10-11

申请号：US10851360

申请日：2004-05-20

申请人： Mark Doczy ,  Justin K. Brask ,  Steven J. Keating ,  Chris E. Barns ,  Brian S. Doyle ,  Michael L. McSwiney ,  Jack T. Kavalieros ,  John P. Barnak

发明人： Mark Doczy ,  Justin K. Brask ,  Steven J. Keating ,  Chris E. Barns ,  Brian S. Doyle ,  Michael L. McSwiney ,  Jack T. Kavalieros ,  John P. Barnak

IPC分类号： H01L21/3213 ,  H01L21/336 ,  H01L21/8238 ,  H01L29/49 ,  H01L29/78 ,  H01L21/3205 ,  H01L21/4763

CPC分类号： H01L29/66545 ,  H01L21/32134 ,  H01L21/32137 ,  H01L21/823842 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/7833 ,  Y10S438/926

摘要： At least a p-type and n-type semiconductor device deposited upon a semiconductor wafer containing metal or metal alloy gates. More particularly, a complementary metal-oxide-semiconductor (CMOS) device is formed on a semiconductor wafer having n-type and p-type metal gates.

公开(公告)号：US06743683B2

公开(公告)日：2004-06-01

申请号：US10008683

申请日：2001-12-04

申请人： Chris E. Barns ,  Mark Doczy

发明人： Chris E. Barns ,  Mark Doczy

IPC分类号： H01L21336

CPC分类号： H01L29/66545 ,  H01L21/3212 ,  H01L29/495

摘要： Fabricating a semiconductor structure includes providing a semiconductor substrate, forming a silicide layer over the substrate, and removing a portion of the silicide layer by chemical mechanical polishing. The fabrication of the structure can also include forming a dielectric layer after forming the silicide layer, and removing a portion of the dielectric layer by chemical mechanical polishing before removing the portion of the silicide layer.

公开(公告)号：US07316949B2

公开(公告)日：2008-01-08

申请号：US11248737

申请日：2005-10-11

申请人： Mark Doczy ,  Justin K. Brask ,  Steven J. Keating ,  Chris E. Barns ,  Brian S. Doyle ,  Michael L. McSwiney ,  Jack T. Kavalieros ,  John P. Barnak

发明人： Mark Doczy ,  Justin K. Brask ,  Steven J. Keating ,  Chris E. Barns ,  Brian S. Doyle ,  Michael L. McSwiney ,  Jack T. Kavalieros ,  John P. Barnak

IPC分类号： H01L21/336 ,  H01L21/8234

CPC分类号： H01L29/66545 ,  H01L21/32134 ,  H01L21/32137 ,  H01L21/823842 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/7833 ,  Y10S438/926

摘要： At least a p-type and n-type semiconductor device deposited upon a semiconductor wafer containing metal or metal alloy gates. More particularly, a complementary metal-oxide-semiconductor (CMOS) device is formed on a semiconductor wafer having n-type and p-type metal gates.

摘要翻译： 至少p型和n型半导体器件沉积在包含金属或金属合金栅极的半导体晶片上。 更具体地，在具有n型和p型金属栅极的半导体晶片上形成互补金属氧化物半导体（CMOS）器件。

公开(公告)号：US07754552B2

公开(公告)日：2010-07-13

申请号：US10629127

申请日：2003-07-29

申请人： Chris E. Barns ,  Justin K. Brask ,  Mark Doczy

发明人： Chris E. Barns ,  Justin K. Brask ,  Mark Doczy

IPC分类号： H01L21/338

CPC分类号： H01L29/66545

摘要： A hard mask may be formed and maintained over a polysilicon gate structure in a metal gate replacement technology. The maintenance of the hard mask, such as a nitride hard mask, may protect the polysilicon gate structure 14 from the formation of silicide or etch byproducts. Either the silicide or the etch byproducts or their combination may block the ensuing polysilicon etch which is needed to remove the polysilicon gate structure and to thereafter replace it with an appropriate metal gate technology.

摘要翻译： 在金属栅极替换技术中，可以在多晶硅栅极结构上形成并保持硬掩模。 硬掩模（例如氮化物硬掩模）的维护可以保护多晶硅栅极结构14免受硅化物或蚀刻副产物的形成。 硅化物或蚀刻副产物或它们的组合可以阻止除去多晶硅栅极结构所需的随后的多晶硅蚀刻，然后用适当的金属栅极技术代替它。

公开(公告)号：US06972225B2

公开(公告)日：2005-12-06

申请号：US10946502

申请日：2004-09-20

申请人： Mark Doczy ,  Justin K. Brask ,  Steven J. Keating ,  Chris E. Barns ,  Brian S. Doyle ,  Michael L. McSwiney ,  Jack T. Kavalieros ,  John P. Barnak

发明人： Mark Doczy ,  Justin K. Brask ,  Steven J. Keating ,  Chris E. Barns ,  Brian S. Doyle ,  Michael L. McSwiney ,  Jack T. Kavalieros ,  John P. Barnak

IPC分类号： H01L21/3213 ,  H01L21/336 ,  H01L21/8238 ,  H01L29/49 ,  H01L29/78

CPC分类号： H01L29/66545 ,  H01L21/32134 ,  H01L21/32137 ,  H01L21/823842 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/7833 ,  Y10S438/926

摘要： At least a p-type and n-type semiconductor device deposited upon a semiconductor wafer containing metal or metal alloy gates. More particularly, a complementary metal-oxide-semiconductor (CMOS) device is formed on a semiconductor wafer having n-type and p-type metal gates.

摘要翻译： 至少p型和n型半导体器件沉积在包含金属或金属合金栅极的半导体晶片上。 更具体地，在具有n型和p型金属栅极的半导体晶片上形成互补金属氧化物半导体（CMOS）器件。

公开(公告)号：US06858483B2

公开(公告)日：2005-02-22

申请号：US10327293

申请日：2002-12-20

申请人： Mark Doczy ,  Justin K. Brask ,  Steven J. Keating ,  Chris E. Barns ,  Brian S. Doyle ,  Michael L. McSwiney ,  Jack T. Kavalieros ,  John P. Barnak

发明人： Mark Doczy ,  Justin K. Brask ,  Steven J. Keating ,  Chris E. Barns ,  Brian S. Doyle ,  Michael L. McSwiney ,  Jack T. Kavalieros ,  John P. Barnak

IPC分类号： H01L21/3213 ,  H01L21/336 ,  H01L21/8238 ,  H01L29/49 ,  H01L29/78

CPC分类号： H01L29/66545 ,  H01L21/32134 ,  H01L21/32137 ,  H01L21/823842 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/7833 ,  Y10S438/926

摘要： At least a p-type and n-type semiconductor device deposited upon a semiconductor wafer containing metal or metal alloy gates. More particularly, a complementary metal-oxide-semiconductor (CMOS) device is formed on a semiconductor wafer having n-type and p-type metal gates.

摘要翻译： 至少p型和n型半导体器件沉积在包含金属或金属合金栅极的半导体晶片上。 更具体地，在具有n型和p型金属栅极的半导体晶片上形成互补金属氧化物半导体（CMOS）器件。

公开(公告)号：US07144816B2

公开(公告)日：2006-12-05

申请号：US10799996

申请日：2004-03-12

申请人： Chris E. Barns ,  Mark Doczy

发明人： Chris E. Barns ,  Mark Doczy

IPC分类号： H01L21/302

CPC分类号： H01L29/66545 ,  H01L21/3212 ,  H01L29/495

摘要： Fabricating a semiconductor structure includes providing a semiconductor substrate, forming a silicide layer over the substrate, and removing a portion of the silicide layer by chemical mechanical polishing. The fabrication of the structure can also include forming a dielectric layer after forming the silicide layer, and removing a portion of the dielectric layer by chemical mechanical polishing before removing the portion of the silicide layer.

摘要翻译： 制造半导体结构包括提供半导体衬底，在衬底上形成硅化物层，以及通过化学机械抛光去除硅化物层的一部分。 结构的制造还可以包括在形成硅化物层之后形成电介质层，以及在除去硅化物层的部分之前通过化学机械抛光除去介电层的一部分。

公开(公告)号：US20110097858A1

公开(公告)日：2011-04-28

申请号：US12658670

申请日：2010-02-12

申请人： Mark Doczy ,  Nathan Baxter ,  Robert S. Chau ,  Kari Harkonen ,  Teemu Lang

发明人： Mark Doczy ,  Nathan Baxter ,  Robert S. Chau ,  Kari Harkonen ,  Teemu Lang

IPC分类号： H01L21/336

CPC分类号： H01L29/4966 ,  C04B35/5618 ,  C04B2235/722 ,  C04B2235/723 ,  C22C14/00 ,  C22C16/00 ,  C22C27/00 ,  C22C32/0084 ,  H01L21/28088 ,  H01L21/82345 ,  H01L21/823842 ,  H01L29/6659

摘要： Embodiments of a transition metal alloy having an n-type or p-type work function that does not significantly shift at elevated temperature. The disclosed transition metal alloys may be used as, or form a part of, the gate electrode in a transistor. Methods of forming a gate electrode using these transition metal alloys are also disclosed.

摘要翻译： 具有在升高的温度下不会显着移位的n型或p型功函的过渡金属合金的实施例。 公开的过渡金属合金可以用作晶体管中的栅电极，或者形成其中的一部分。 还公开了使用这些过渡金属合金形成栅电极的方法。

公开(公告)号：US07531437B2

公开(公告)日：2009-05-12

申请号：US11360269

申请日：2006-02-22

申请人： Justin K. Brask ,  Brian S. Doyle ,  Jack Kavalieros ,  Mark Doczy ,  Uday Shah ,  Robert S. Chau

发明人： Justin K. Brask ,  Brian S. Doyle ,  Jack Kavalieros ,  Mark Doczy ,  Uday Shah ,  Robert S. Chau

IPC分类号： H01L21/3205

CPC分类号： H01L29/785 ,  H01L21/845 ,  H01L27/1211 ,  H01L29/0673 ,  H01L29/41791 ,  H01L29/66439 ,  H01L29/66545 ,  H01L29/66795 ,  Y10S438/926 ,  Y10S438/974

摘要： A semiconductor device comprising a semiconductor body having a top surface and a first and second laterally opposite sidewalls as formed on an insulating substrate is claimed. A gate dielectric is formed on the top surface of the semiconductor body and on the first and second laterally opposite sidewalls of the semiconductor body. A gate electrode is then formed on the gate dielectric on the top surface of the semiconductor body and adjacent to the gate dielectric on the first and second laterally opposite sidewalls of the semiconductor body. The gate electrode comprises a metal film formed directly adjacent to the gate dielectric layer. A pair of source and drain regions are then formed in the semiconductor body on opposite sides of the gate electrode.

摘要翻译： 要求保护半导体器件，该半导体器件具有形成在绝缘衬底上的具有顶表面和第一和第二横向相对侧壁的半导体本体。 在半导体本体的顶表面和半导体本体的第一和第二横向相对的侧壁上形成栅极电介质。 然后在半导体主体的顶表面上的栅电介质上形成栅电极，并且与半导体本体的第一和第二横向相对的侧壁上的栅电介质相邻。 栅电极包括直接与栅介电层相邻形成的金属膜。 然后在栅电极的相对侧上的半导体本体中形成一对源区和漏区。

公开(公告)号：US07285829B2

公开(公告)日：2007-10-23

申请号：US10816232

申请日：2004-03-31

申请人： Brian Doyle ,  Scott A. Hareland ,  Mark Doczy ,  Robert S. Chau

发明人： Brian Doyle ,  Scott A. Hareland ,  Mark Doczy ,  Robert S. Chau

IPC分类号： H01L29/72

CPC分类号： H01L29/4983 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28105 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/32051 ,  H01L29/4958 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66545 ,  H01L29/6659

摘要： A transistor comprising a gate electrode formed on a gate dielectric layer formed on a substrate. A pair of source/drain regions are formed in the substrate on opposite sides of the laterally opposite sidewalls of the gate electrode. The gate electrode has a central portion formed on the gate dielectric layer and over the substrate region between the source and drain regions and a pair sidewall portions which overlap a portion of the source/drain regions wherein the central portion has a first work function and said pair of sidewall portions has a second work function, wherein the second work function is different than the first work function.

摘要翻译： 一种晶体管，包括形成在形成于基板上的栅介质层上的栅电极。 在栅电极的横向相对的侧壁的相对侧上的衬底中形成一对源极/漏极区域。 栅极电极具有形成在栅极介电层上并且在源极和漏极区域之间的衬底区域上的中心部分和与源极/漏极区域的一部分重叠的一对侧壁部分，其中中心部分具有第一功函数和所述 一对侧壁部分具有第二功函数，其中第二功函数不同于第一功函数。