公开(公告)号：US20080248404A1

公开(公告)日：2008-10-09

申请号：US11697015

申请日：2007-04-05

申请人： Chun-Lang Chen ,  Tran-Hui Shen ,  Fei-Gwo Tsai ,  Chien-Chao Huang

发明人： Chun-Lang Chen ,  Tran-Hui Shen ,  Fei-Gwo Tsai ,  Chien-Chao Huang

IPC分类号： G03F1/00

CPC分类号： G03F1/26 ,  G03F1/32

摘要： A method for controlling phase angle of a mask is provided. A mask comprising a substrate and an absorber is formed. A nitrogen-containing plasma treatment is performed on the mask to reduce the phase angle. Alternatively, a nitrogen-containing plasma treatment is performed on the mask, followed by a vacuum ultraviolet treatment to form a passivated layer on the mask.

摘要翻译： 提供了一种用于控制掩模的相位角的方法。 形成包括基板和吸收体的掩模。 对掩模进行含氮等离子体处理以减小相位角。 或者，对掩模进行含氮等离子体处理，然后进行真空紫外线处理，以在掩模上形成钝化层。

公开(公告)号：US07871742B2

公开(公告)日：2011-01-18

申请号：US11697015

申请日：2007-04-05

申请人： Chun-Lang Chen ,  Tran-Hui Shen ,  Fei-Gwo Tsai ,  Chien-Chao Huang

发明人： Chun-Lang Chen ,  Tran-Hui Shen ,  Fei-Gwo Tsai ,  Chien-Chao Huang

IPC分类号： G03F1/00

CPC分类号： G03F1/26 ,  G03F1/32

摘要： A method for controlling phase angle of a mask is provided. A mask comprising a substrate and an absorber is formed. A nitrogen-containing plasma treatment is performed on the mask to reduce the phase angle. Alternatively, a nitrogen-containing plasma treatment is performed on the mask, followed by a vacuum ultraviolet treatment to form a passivated layer on the mask.

摘要翻译： 提供了一种用于控制掩模的相位角的方法。 形成包括基板和吸收体的掩模。 对掩模进行含氮等离子体处理以减小相位角。 或者，对掩模进行含氮等离子体处理，然后进行真空紫外线处理，以在掩模上形成钝化层。

公开(公告)号：US07043327B2

公开(公告)日：2006-05-09

申请号：US10639967

申请日：2003-08-12

申请人： Fei Gwo Tsai ,  Chun-Lang Chen ,  Cheng I Sun

发明人： Fei Gwo Tsai ,  Chun-Lang Chen ,  Cheng I Sun

IPC分类号： G06F19/00

CPC分类号： G03F1/78 ,  G03F1/36 ,  G03F1/68 ,  G03F7/70558

摘要： A lithographic apparatus for forming a patterned resist layer and a method for forming a microelectronic product both employ a lithographic exposure tool controller designed to: (1) receive input data for at least one non-environmental variable that influences an exposure dose when forming a patterned resist layer from a blanket resist layer while employing a lithographic exposure tool; and (2) determine the exposure dose for forming the patterned resist layer from the blanket resist layer while employing the input data. The apparatus and method provide for forming the microelectronic product with enhanced dimensional control.

摘要翻译： 用于形成图案化抗蚀剂层的光刻设备和用于形成微电子产品的方法都采用平版印刷曝光工具控制器，其设计成：（1）接收至少一个影响曝光剂量的非环境变量的输入数据， 使用光刻曝光工具从抗蚀剂层获得抗蚀剂层; 和（2）在采用输入数据的同时确定用于从橡皮布抗蚀剂层形成图案化抗蚀剂层的曝光剂量。 该装置和方法提供了用增强的尺寸控制形成微电子产品。

公开(公告)号：US20050244721A1

公开(公告)日：2005-11-03

申请号：US10835218

申请日：2004-04-28

申请人： Chun-Lang Chen ,  Fei-Gwo Tsai

发明人： Chun-Lang Chen ,  Fei-Gwo Tsai

IPC分类号： G03F7/095 ,  G03F9/00 ,  H01L21/027

CPC分类号： G03F7/095 ,  Y10S430/162

摘要： A novel composite layer structure method which is suitable for reducing post-exposure delay (PED) effects associated with fabricating a photolithography reticle or mask and eliminating or at least minimizing variations between intended and realized critical dimension values for a circuit pattern fabricated on the reticle or mask. The method includes providing a mask blank having a metal layer, providing a photoresist layer on the metal layer of the mask blank, providing a protective layer on the photoresist layer and photo-cracking the photoresist layer in the desired circuit pattern typically by electron beam exposure. During subsequent post-exposure delay periods, the protective layer prevents or minimizes Q-time narrowing of the photo-cracked photoresist, and consequently, prevents or minimizes narrowing of the critical dimension of a circuit pattern etched in the metal layer according to the width of the photo-cracked photoresist.

摘要翻译： 一种新颖的复合层结构方法，其适于减少与制备光刻掩模版或掩模相关的后曝光延迟（PED）效应，并且消除或至少最小化制造在掩模版上的电路图案的预期值和实现的临界尺寸值之间的变化，或者 面具。 该方法包括提供具有金属层的掩模坯料，在掩模坯料的金属层上提供光致抗蚀剂层，在光致抗蚀剂层上提供保护层，并且通常通过电子束曝光以期望的电路图案光致抗蚀剂层 。 在随后的曝光后延迟期间，保护层防止或最小化光裂解光致抗蚀剂的Q时间变窄，并且因此防止或最小化蚀刻在金属层中的电路图案的临界尺寸的变窄， 光致抗蚀剂。

公开(公告)号：US07368229B2

公开(公告)日：2008-05-06

申请号：US10835218

申请日：2004-04-28

申请人： Chun-Lang Chen ,  Fei-Gwo Tsai

发明人： Chun-Lang Chen ,  Fei-Gwo Tsai

IPC分类号： G03F7/20 ,  G03F7/26

CPC分类号： G03F7/095 ,  Y10S430/162

摘要： A novel composite layer structure method which is suitable for reducing post-exposure delay (PED) effects associated with fabricating a photolithography reticle or mask and eliminating or at least minimizing variations between intended and realized critical dimension values for a circuit pattern fabricated on the reticle or mask. The method includes providing a mask blank having a metal layer, providing a photoresist layer on the metal layer of the mask blank, providing a protective layer on the photoresist layer and photo-cracking the photoresist layer in the desired circuit pattern typically by electron beam exposure. During subsequent post-exposure delay periods, the protective layer prevents or minimizes Q-time narrowing of the photo-cracked photoresist, and consequently, prevents or minimizes narrowing of the critical dimension of a circuit pattern etched in the metal layer according to the width of the photo-cracked photoresist.

摘要翻译： 一种新颖的复合层结构方法，其适于减少与制备光刻掩模版或掩模相关的后曝光延迟（PED）效应，并且消除或至少最小化制造在掩模版上的电路图案的预期值和实现的临界尺寸值之间的变化，或者 面具。 该方法包括提供具有金属层的掩模坯料，在掩模坯料的金属层上提供光致抗蚀剂层，在光致抗蚀剂层上提供保护层，并且通常通过电子束曝光以期望的电路图案光致抗蚀剂层 。 在随后的曝光后延迟期间，保护层防止或最小化光裂解光致抗蚀剂的Q时间变窄，并且因此防止或最小化蚀刻在金属层中的电路图案的临界尺寸的变窄， 光致抗蚀剂。

公开(公告)号：US20130193565A1

公开(公告)日：2013-08-01

申请号：US13362818

申请日：2012-01-31

申请人： Chih-Chiang Tu ,  Chun-Lang Chen ,  Boming Hsu ,  Tran-Hui Shen

发明人： Chih-Chiang Tu ,  Chun-Lang Chen ,  Boming Hsu ,  Tran-Hui Shen

IPC分类号： H01L23/58 ,  H01L21/302 ,  H01L21/31

CPC分类号： H01L21/0332 ,  G03F1/26 ,  G03F1/46 ,  H01L21/0337 ,  H01L21/31 ,  H01L21/31116 ,  H01L22/26

摘要： Provided is a method for creating a mask blank that include a stop layer. The stop layer is optically compatible and process compatible with other layers included as part of the mask blanks. Such blanks may include EUV, phase-shifting, or OMOG masks. The stop layer includes molybdenum, silicon, and nitride in a proportion that allows for compatibility and aids in detection by a residual gas analyzer. Provided is also a method for the patterning of mask blanks with a stop layer, particularly the method for removing semi-transparent residue defects that may occur due to problems in prior mask creation steps. The method involves the detect of included materials with a residual gas analyzer. Provided is also a mask blank structure which incorporates the compatible stop layer.

摘要翻译： 提供了一种用于创建包括停止层的掩模坯料的方法。 停止层是光学兼容的，并且与作为掩模坯料的一部分包括的其它层的工艺兼容。 这样的空白可以包括EUV，相移或OMOG掩模。 停止层包括钼，硅和氮化物，其比例允许相容性，并有助于残留气体分析仪的检测。 还提供了具有停止层的掩模坯料图案化的方法，特别是用于去除由于先前的掩模制造步骤中的问题而可能发生的半透明残留缺陷的方法。 该方法包括用残留气体分析仪检测包含的材料。 还提供了一种掩模空白结构，其结合了相容的停止层。

公开(公告)号：US08715890B2

公开(公告)日：2014-05-06

申请号：US13362818

申请日：2012-01-31

申请人： Chih-Chiang Tu ,  Chun-Lang Chen ,  Boming Hsu ,  Tran-Hui Shen

发明人： Chih-Chiang Tu ,  Chun-Lang Chen ,  Boming Hsu ,  Tran-Hui Shen

IPC分类号： G03F1/00

CPC分类号： H01L21/0332 ,  G03F1/26 ,  G03F1/46 ,  H01L21/0337 ,  H01L21/31 ,  H01L21/31116 ,  H01L22/26

摘要： Provided is a method for creating a mask blank that include a stop layer. The stop layer is optically compatible and process compatible with other layers included as part of the mask blanks. Such blanks may include EUV, phase-shifting, or OMOG masks. The stop layer includes molybdenum, silicon, and nitride in a proportion that allows for compatibility and aids in detection by a residual gas analyzer. Provided is also a method for the patterning of mask blanks with a stop layer, particularly the method for removing semi-transparent residue defects that may occur due to problems in prior mask creation steps. The method involves the detect of included materials with a residual gas analyzer. Provided is also a mask blank structure which incorporates the compatible stop layer.

摘要翻译： 提供了一种用于创建包括停止层的掩模坯料的方法。 停止层是光学兼容的，并且与作为掩模坯料的一部分包括的其它层的工艺兼容。 这样的空白可以包括EUV，相移或OMOG掩模。 停止层包括钼，硅和氮化物，其比例允许相容性，并有助于残留气体分析仪的检测。 还提供了具有停止层的掩模坯料图案化的方法，特别是用于去除由于先前的掩模制造步骤中的问题而可能发生的半透明残留缺陷的方法。 该方法包括用残留气体分析仪检测包含的材料。 还提供了一种掩模空白结构，其结合了相容的停止层。

公开(公告)号：US08981557B2

公开(公告)日：2015-03-17

申请号：US13621318

申请日：2012-09-17

申请人： Chih-Chiang Tu ,  Chun-Lang Chen

发明人： Chih-Chiang Tu ,  Chun-Lang Chen

IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L29/40 ,  G03F7/00 ,  B82Y10/00 ,  B82Y40/00 ,  H01L31/0224 ,  H01L31/068 ,  H01L31/18

CPC分类号： G03F7/0002 ,  B82Y10/00 ,  B82Y40/00 ,  H01L31/022425 ,  H01L31/022441 ,  H01L31/068 ,  H01L31/1804 ,  Y02E10/52 ,  Y02E10/547 ,  Y02P70/521

摘要： A photovoltaic cell manufacturing method is disclosed. Methods include manufacturing a photovoltaic cell having a selective emitter and buried contact (electrode) structure utilizing nanoimprint technology. The methods include providing a semiconductor substrate having a first surface and a second surface opposite the first surface; forming a first doped region in the semiconductor substrate adjacent to the first surface; performing a nanoimprint process and an etching process to form a trench in the semiconductor substrate, the trench extending into the semiconductor substrate from the first surface; forming a second doped region in the semiconductor substrate within the trench, the second doped region having a greater doping concentration than the first doped region; and filling the trench with a conductive material. The nanoimprint process uses a mold to define a location of an electrode line layout.

摘要翻译： 公开了一种光伏电池的制造方法。 方法包括利用纳米压印技术制造具有选择性发射极和埋入接触（电极）结构的光伏电池。 所述方法包括提供具有第一表面和与第一表面相对的第二表面的半导体衬底; 在所述半导体衬底中邻近所述第一表面形成第一掺杂区; 执行纳米压印工艺和蚀刻工艺以在半导体衬底中形成沟槽，沟槽从第一表面延伸到半导体衬底中; 在所述沟槽内的所述半导体衬底中形成第二掺杂区域，所述第二掺杂区域具有比所述第一掺杂区域更大的掺杂浓度; 并用导电材料填充沟槽。 纳米压印工艺使用模具来定义电极线布局的位置。

公开(公告)号：US08921014B2

公开(公告)日：2014-12-30

申请号：US13324755

申请日：2011-12-13

申请人： Chue-San Yoo ,  Chun-Lang Chen

发明人： Chue-San Yoo ,  Chun-Lang Chen

IPC分类号： G03F1/58 ,  G03F1/54

CPC分类号： G03F1/58 ,  G03F1/54 ,  G03F1/80 ,  H01L21/0332

摘要： A first embodiment is a lithography mask comprising a transparent substrate and a first molybdenum silicon nitride (MoxSiyNz) layer. The first MoxSiyNz layer is over the transparent substrate. A percentage of molybdenum (x) of the first MoxSiyNz layer is between 1 and 2. A percentage of silicon (y) of the first MoxSiyNz layer is between 50 and 55. A percentage of nitride (z) of the first MoxSiyNz layer is between 40 and 50. The first MoxSiyNz layer has an opening therethrough.

摘要翻译： 第一实施例是包括透明基板和第一钼氮化硅（MoxSiyNz）层的光刻掩模。 第一个MoxSiyNz层在透明基底之上。 第一MoxSiyNz层的钼（x）的百分比在1和2之间。第一MoxSiyNz层的硅（y）的百分比在50和55之间。第一MoxSiyNz层的氮化物（z）的百分比在 第一MoxSiyNz层具有穿过其中的开口。

公开(公告)号：US20130323625A1

公开(公告)日：2013-12-05

申请号：US13486015

申请日：2012-06-01

申请人： Chih-Chiang Tu ,  Hsin-Chang Lee ,  Jong-Yuh Chang ,  Chia-Jen Chen ,  Chun-Lang Chen

发明人： Chih-Chiang Tu ,  Hsin-Chang Lee ,  Jong-Yuh Chang ,  Chia-Jen Chen ,  Chun-Lang Chen

IPC分类号： G03F1/00 ,  G03F1/26 ,  G03F1/36 ,  G03F1/50

CPC分类号： G03F1/36 ,  G03F1/50 ,  G03F1/58 ,  G03F1/80

摘要： Structure of mask blanks and masks, and methods of making masks are disclosed. The new mask blank and mask comprise a tripe etching stop layer to prevent damages to the quartz substrate when the process goes through etching steps three times. The triple etching stop layer may comprise a first sub-layer of tantalum containing nitrogen (TaN), a second sub-layer of tantalum containing oxygen (TaO), and a third sub-layer of TaN. Alternatively, the triple etching stop layer may comprise a first sub-layer of SiON material, a second sub-layer of TaO material, and a third sub-layer of SiON material. Another alternative may be one layer of low etching rate MoxSiyONz material which can prevent damages to the quartz substrate when the process goes through etching steps three times. The island mask is defined on the mask blank by using various optical proximity correction rules.

摘要翻译： 公开了掩模毛坯和掩模的结构，以及制造掩模的方法。 当过程经过蚀刻步骤三次时，新的掩模坯料和掩模包括三层蚀刻停止层，以防止损坏石英基板。 三重蚀刻停止层可以包括含有氮（TaN）的钽的第一子层，含有氧（TaO）的钽的第二子层和TaN的第三子层。 或者，三重蚀刻停止层可以包括SiON材料的第一子层，TaO材料的第二子层和SiON材料的第三子层。 另一个替代方案可以是一层低蚀刻速率的MoxSiyONz材料，当该工艺经过蚀刻步骤三次时，其可以防止对石英衬底的损坏。 通过使用各种光学邻近校正规则在掩模空白上定义岛掩模。