利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

168 条记录 (耗时 0.045 秒)

    Solar Cells with Patterned Antireflective Surfaces
    1.
    发明申请
    Solar Cells with Patterned Antireflective Surfaces 有权
    带有图案抗反射表面的太阳能电池

    公开(公告)号：US20140322858A1

    公开(公告)日：2014-10-30

    申请号：US14260687

    申请日：2014-04-24

    申请人： David H. Levy ,  Daniele Margadonna ,  Dennis Flood ,  Wendy G. Ahearn ,  Richard W. Topel, JR. ,  Theodore Zubil

    发明人： David H. Levy ,  Daniele Margadonna ,  Dennis Flood ,  Wendy G. Ahearn ,  Richard W. Topel, JR. ,  Theodore Zubil

    IPC分类号： H01L31/18

    CPC分类号： H01L31/02363 ,  H01L31/068 ,  H01L31/1804 ,  Y02E10/547 ,  Y02P70/521

    摘要： Systems and methods for producing nanoscale textured low reflectivity surfaces may be utilized to fabricate solar cells. A substrate may be patterned with a resist prior to an etching process that produces a nanoscale texture on the surface of the substrate. Additionally, the substrate may be subjected to a dopant diffusion process. Prior to dopant diffusion, the substrate may be optionally subjected to liquid phase deposition to deposit a material that allows for patterned doping. The order of the nanoscale texture etching and dopant diffusion may be modified as desired to produce post-nano emitters or pre-nano emitters.

    摘要翻译： 用于生产纳米级织构的低反射率表面的系统和方法可用于制造太阳能电池。 可以在蚀刻工艺之前用抗蚀剂图案化衬底，其在衬底的表面上产生纳米尺度的纹理。 此外，可以对衬底进行掺杂剂扩散处理。 在掺杂剂扩散之前，衬底可以任选地进行液相沉积以沉积允许图案化掺杂的材料。 可以根据需要修改纳米尺度纹理蚀刻和掺杂剂扩散的顺序以产生纳米后发射体或预纳米发射体。

    Method for Patterned Doping of a Semiconductor
    3.
    发明申请
    Method for Patterned Doping of a Semiconductor 有权
    半导体图案掺杂的方法

    公开(公告)号：US20140322906A1

    公开(公告)日：2014-10-30

    申请号：US14260514

    申请日：2014-04-24

    申请人： David H. Levy ,  Daniele Margadonna ,  Dennis Flood ,  Wendy G. Ahearn ,  Richard W. Topel, JR. ,  Theodore Zubil

    发明人： David H. Levy ,  Daniele Margadonna ,  Dennis Flood ,  Wendy G. Ahearn ,  Richard W. Topel, JR. ,  Theodore Zubil

    IPC分类号： H01L21/223 ,  H01L31/18

    CPC分类号： H01L21/223 ,  H01L31/068 ,  H01L31/1804 ,  Y02E10/547 ,  Y02P70/521

    摘要： A method for an improved doping process allows for improved control of doping concentrations on a substrate. The method may comprise printing a polymeric material on a substrate in a desired pattern; and depositing a barrier layer on the substrate with a liquid phase deposition process, wherein a pattern of the barrier layer is defined by the polymeric material. The method further comprises removing the polymeric material, and doping the substrate. The barrier layer substantially prevents or reduces doping of the substrate to allow patterned doping regions to be formed on the substrate. The method can be repeated to allow additional doping regions to be formed on the substrate.

    摘要翻译： 改进掺杂工艺的方法允许改进对衬底上掺杂浓度的控制。 该方法可以包括以期望的图案在基底上印刷聚合物材料; 以及通过液相沉积工艺在衬底上沉积阻挡层，其中阻挡层的图案由聚合物材料限定。 该方法还包括去除聚合物材料并掺杂基底。 阻挡层基本上防止或减少衬底的掺杂以允许在衬底上形成图案化的掺杂区域。 可以重复该方法以允许在衬底上形成额外的掺杂区域。

    THIN FILM TRANSISTOR INCLUDING IMPROVED SEMICONDUCTOR INTERFACE
    6.
    发明申请
    THIN FILM TRANSISTOR INCLUDING IMPROVED SEMICONDUCTOR INTERFACE 审中-公开
    薄膜晶体管，包括改进的半导体界面

    公开(公告)号：US20140061795A1

    公开(公告)日：2014-03-06

    申请号：US13600302

    申请日：2012-08-31

    申请人： David H. Levy ,  Carolyn R. Ellinger ,  Shelby F. Nelson

    发明人： David H. Levy ,  Carolyn R. Ellinger ,  Shelby F. Nelson

    IPC分类号： H01L29/786

    CPC分类号： H01L29/7869 ,  H01L29/42384 ,  H01L29/4908

    摘要： A transistor includes a substrate; a gate including a first electrically conductive layer stack on the substrate; and a first inorganic thin film dielectric layer on the substrate with the first inorganic thin film dielectric layer having a first pattern. A second inorganic thin film dielectric layer has a second pattern. A semiconductor layer is in contact with and has the same pattern as the second inorganic thin film dielectric material layer. A source/drain includes a second electrically conductive layer stack.

    摘要翻译： 晶体管包括衬底; 栅极，包括在所述衬底上的第一导电层堆叠; 以及第一无机薄膜电介质层，其具有第一图案的第一无机薄膜电介质层。 第二无机薄膜电介质层具有第二图案。 半导体层与第二无机薄膜介电材料层接触并具有相同的图案。 源极/漏极包括第二导电层堆叠。

    Delivery device for deposition
    7.
    发明授权
    Delivery device for deposition 有权
    用于沉积的输送装置

    公开(公告)号：US08420168B2

    公开(公告)日：2013-04-16

    申请号：US13466507

    申请日：2012-05-08

    申请人： Roger S. Kerr ,  David H. Levy ,  James T. Murray

    发明人： Roger S. Kerr ,  David H. Levy ,  James T. Murray

    IPC分类号： C23C16/455 ,  C23F1/00 ,  H01L21/306 ,  C23C16/06 ,  C23C16/22

    CPC分类号： B05B1/005 ,  C23C16/45551 ,  C23C16/45574 ,  Y10T29/494 ,  Y10T29/49432 ,  Y10T29/49826 ,  Y10T137/0318 ,  Y10T137/87249

    摘要： A delivery device for thin-film material deposition has at least first, second, and third inlet ports for receiving a common supply for a first, a second and a third gaseous material, respectively. Each of the first, second, and third elongated emissive channels allow gaseous fluid communication with one of corresponding first, second, and third inlet ports. The delivery device can be formed from apertured plates, superposed to define a network of interconnecting supply chambers and directing channels for routing each of the gaseous materials from its corresponding inlet port to a corresponding plurality of elongated emissive channels. The delivery device comprises a diffusing channel formed by a relief pattern between facing plates. Also disclosed is a process for thin film deposition. Finally, more generally, a flow diffuser and a corresponding method of diffusing flow is disclosed.

    摘要翻译： 用于薄膜材料沉积的递送装置具有至少第一，第二和第三入口端口，用于分别接收用于第一，第二和第三气态材料的共同供应。 第一，第二和第三细长发射通道中的每一个允许与对应的第一，第二和第三入口端口之一的气态流体连通。 输送装置可以由孔板形成，叠加以形成互连供应室的网络，并且引导通道用于将每个气态材料从其相应的入口端口路由到相应的多个细长的发射通道。 输送装置包括由相对板之间的浮雕图案形成的扩散通道。 还公开了一种用于薄膜沉积的方法。 最后，更一般地，公开了一种流扩散器和相应的扩散流的方法。

    PRODUCING A VERTICAL TRANSISTOR INCLUDING REENTRANT PROFILE
    8.
    发明申请
    PRODUCING A VERTICAL TRANSISTOR INCLUDING REENTRANT PROFILE 有权
    生产垂直晶体管，包括重新配置

    公开(公告)号：US20130084681A1

    公开(公告)日：2013-04-04

    申请号：US13248560

    申请日：2011-09-29

    申请人： Shelby F. Nelson ,  David H. Levy ,  Lee W. Tutt

    发明人： Shelby F. Nelson ,  David H. Levy ,  Lee W. Tutt

    IPC分类号： H01L21/336

    CPC分类号： H01L29/78642

    摘要： Producing a vertical transistor includes providing a substrate including a gate material layer stack with a reentrant profile. A patterned deposition inhibiting material is deposited over a portion of the gate material layer stack and over a portion of the substrate. An electrically insulating material layer is deposited over a portion of the gate material layer stack and over a portion of the substrate using a selective area deposition process in which the electrically insulating material layer is not deposited over the patterned deposition inhibiting material. A semiconductor material layer is deposited over the electrically insulating material layer.

    摘要翻译： 制造垂直晶体管包括提供包括具有折入轮廓的栅极材料层叠层的衬底。 图案化的沉积抑制材料沉积在栅极材料层堆叠的一部分上并在衬底的一部分上方。 使用选择性区域沉积工艺在栅极材料层堆叠的一部分上并在衬底的一部分上沉积电绝缘材料层，其中电绝缘材料层不沉积在图案化的沉积抑制材料上。 半导体材料层沉积在电绝缘材料层上。

    Multicolored mask process for making display circuitry
    10.
    发明授权
    Multicolored mask process for making display circuitry 有权
    用于制作显示电路的多彩蒙版工艺

    公开(公告)号：US08153352B2

    公开(公告)日：2012-04-10

    申请号：US11986088

    申请日：2007-11-20

    申请人： Lyn M. Irving ,  David H. Levy ,  Lan B. Thai

    发明人： Lyn M. Irving ,  David H. Levy ,  Lan B. Thai

    IPC分类号： G03F7/20

    CPC分类号： H01L27/1288 ,  G03F7/2022 ,  H01L27/1214 ,  H01L27/1225 ,  H01L27/3244 ,  H01L29/66765 ,  H01L29/7869 ,  H01L2227/323 ,  Y10T428/24802

    摘要： A process for forming a pixel circuit is disclosed comprising: (a) providing a transparent support; (b) forming a multicolor mask having at least four different color patterns; (c) forming integrated electronic components of the pixel circuit having at least four layers of patterned functional material comprising a first conductor, a dielectric, a semiconductor, and a second conductor each layer of patterned functional material corresponding to the four different color patterns of the multicolor mask. The functional material is patterned using a photopattern corresponding to each color pattern.

    摘要翻译： 公开了一种用于形成像素电路的工艺，包括：（a）提供透明支撑体; （b）形成具有至少四种不同颜色图案的多色蒙版; （c）形成像素电路的集成电子部件，其具有至少四层图案化的功能材料，其包括第一导体，电介质，半导体和第二导体，每层图案化的功能材料层对应于四个不同颜色图案 多色面膜 使用对应于每个颜色图案的光图案来对功能材料进行图案化。