公开(公告)号：US20070210367A1

公开(公告)日：2007-09-13

申请号：US11606381

申请日：2006-11-30

申请人： Henry Bernhardt ,  Thomas Hecht ,  Michael Stadtmueller ,  Christian Kapteyn ,  Uwe Schroder ,  Yeong-Kwan Kim ,  Andreas Spitzer

发明人： Henry Bernhardt ,  Thomas Hecht ,  Michael Stadtmueller ,  Christian Kapteyn ,  Uwe Schroder ,  Yeong-Kwan Kim ,  Andreas Spitzer

IPC分类号： H01L29/94

CPC分类号： H01L28/40 ,  H01L27/10861

摘要： A storage capacitor includes a first electrode layer, second electrode layer and a dielectric interlayer arranged between the first electrode layer and the second electrode layer. The dielectric interlayer contains a high-k dielectric and at least one silicon-containing component.

摘要翻译： 存储电容器包括布置在第一电极层和第二电极层之间的第一电极层，第二电极层和介电中间层。 电介质中间层包含高k电介质和至少一种含硅组分。

公开(公告)号：US20070155139A1

公开(公告)日：2007-07-05

申请号：US11319793

申请日：2005-12-29

申请人： Thomas Hecht ,  Henry Bernhardt ,  Christian Kapteyn

发明人： Thomas Hecht ,  Henry Bernhardt ,  Christian Kapteyn

IPC分类号： H01L21/20

CPC分类号： H01L29/4925 ,  H01L21/02488 ,  H01L21/02491 ,  H01L21/02502 ,  H01L21/02513 ,  H01L21/02532 ,  H01L21/02667 ,  H01L21/28044 ,  H01L21/823437 ,  H01L21/823828 ,  H01L27/0629 ,  H01L27/10861 ,  H01L27/10873 ,  H01L29/66181

摘要： Integrated circuit device comprising a conductive layer and a poly-crystalline silicon layer, wherein the integrated circuit device further comprises an intermediate counter-stress layer. This intermediate counter-stress layer is arranged between the poly-crystalline silicon layer and the conductive layer, and enables stress-reduced crystallization of the poly-crystalline silicon layer. Further, the intermediate counter-stress layer is amorphous at and below a poly-silicon crystallization temperature.

摘要翻译： 包括导电层和多晶硅层的集成电路器件，其中所述集成电路器件还包括中间反应力层。 该中间反应层配置在多晶硅层与导电层之间，能够抑制多晶硅层的结晶化。 此外，中间反应层在多晶硅结晶温度以下为非晶态。

公开(公告)号：US07297983B2

公开(公告)日：2007-11-20

申请号：US11319793

申请日：2005-12-29

申请人： Thomas Hecht ,  Henry Bernhardt ,  Christian Kapteyn

发明人： Thomas Hecht ,  Henry Bernhardt ,  Christian Kapteyn

IPC分类号： H01L29/04

CPC分类号： H01L29/4925 ,  H01L21/02488 ,  H01L21/02491 ,  H01L21/02502 ,  H01L21/02513 ,  H01L21/02532 ,  H01L21/02667 ,  H01L21/28044 ,  H01L21/823437 ,  H01L21/823828 ,  H01L27/0629 ,  H01L27/10861 ,  H01L27/10873 ,  H01L29/66181

摘要： Integrated circuit device comprising a conductive layer and a poly-crystalline silicon layer, wherein the integrated circuit device further comprises an intermediate counter-stress layer. This intermediate counter-stress layer is arranged between the poly-crystalline silicon layer and the conductive layer, and enables stress-reduced crystallization of the poly-crystalline silicon layer. Further, the intermediate counter-stress layer is amorphous at and below a poly-silicon crystallization temperature.

公开(公告)号：US20070111547A1

公开(公告)日：2007-05-17

申请号：US11582656

申请日：2006-10-18

申请人： Thomas Hecht ,  Stefan Jakschik ,  Christian Kapteyn

发明人： Thomas Hecht ,  Stefan Jakschik ,  Christian Kapteyn

IPC分类号： H01L21/31

CPC分类号： H01L21/31111 ,  H01L21/28202 ,  H01L21/823857 ,  H01L28/40 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66181 ,  H01L29/78

摘要： In a method for producing a semiconductor structure a substrate is provided, a dielectric layer comprising at least one metal oxide is formed on the substrate, and a nitrided layer is formed from the dielectric layer. The nitrided layer comprises either at least one metal nitride corresponding to the metal oxide or a metal oxynitride. The nitrided layer is removed selectively with respect to the dielectric layer in a predetermined etching medium.

摘要翻译： 在制造半导体结构体的方法中，提供了基板，在基板上形成包含至少一种金属氧化物的电介质层，并且从电介质层形成氮化层。 氮化层包括至少一种对应于金属氧化物的金属氮化物或金属氮氧化物。 在预定的蚀刻介质中相对于电介质层选择性地去除氮化层。

公开(公告)号：US07402860B2

公开(公告)日：2008-07-22

申请号：US11179052

申请日：2005-07-11

申请人： Christian Kapteyn ,  Stephan Kudelka ,  Thomas Hecht

发明人： Christian Kapteyn ,  Stephan Kudelka ,  Thomas Hecht

IPC分类号： H01L27/108

CPC分类号： H01L28/40

摘要： The present invention relates to a method of fabricating a capacitor in a semiconductor substrate. The capacitor is fabricated such that the capacitor comprises: a trench inside a substrate, the trench having a lower region and an upper region, wherein the trench's diameters in the lower region is larger than in the upper region; a first electrode; a dielectric layer on top of the first electrode; a conductive layer on top of the electric layer, the conductive layer forming a second electrode of the capacitor; and a plug forming a closed cavity inside the lower region.

摘要翻译： 本发明涉及在半导体衬底中制造电容器的方法。 电容器被制造成使得电容器包括：衬底内的沟槽，沟槽具有下部区域和上部区域，其中下部区域中的沟槽直径大于上部区域中的沟槽直径; 第一电极; 位于所述第一电极顶部的电介质层; 在所述电层顶部的导电层，所述导电层形成所述电容器的第二电极; 以及在下部区域内形成闭合腔的塞子。

公开(公告)号：US20070007624A1

公开(公告)日：2007-01-11

申请号：US11179052

申请日：2005-07-11

申请人： Christian Kapteyn ,  Stephan Kudelka ,  Thomas Hecht

发明人： Christian Kapteyn ,  Stephan Kudelka ,  Thomas Hecht

IPC分类号： H01L29/00

CPC分类号： H01L28/40

摘要： The present invention relates to a method of fabricating a capacitor in a semiconductor substrate. The capacitor is fabricated such that the capacitor comprises: a trench inside a substrate, the trench having a lower region and an upper region, wherein the trench's diameters in the lower region is larger than in the upper region; a first electrode; a dielectric layer on top of the first electrode; a conductive layer on top of the electric layer, the conductive layer forming a second electrode of the capacitor; and a plug forming a closed cavity inside the lower region.

摘要翻译： 本发明涉及在半导体衬底中制造电容器的方法。 电容器被制造成使得电容器包括：衬底内的沟槽，沟槽具有下部区域和上部区域，其中下部区域中的沟槽直径大于上部区域中的沟槽直径; 第一电极; 位于所述第一电极顶部的电介质层; 在所述电层顶部的导电层，所述导电层形成所述电容器的第二电极; 以及在下部区域内形成闭合腔的塞子。

公开(公告)号：US07910210B2

公开(公告)日：2011-03-22

申请号：US11602460

申请日：2006-11-20

申请人： Franz Kreupl ,  Maik Liebau ,  Georg Duesberg ,  Christian Kapteyn

发明人： Franz Kreupl ,  Maik Liebau ,  Georg Duesberg ,  Christian Kapteyn

IPC分类号： B32B9/00 ,  C23C16/00

CPC分类号： H01L23/53276 ,  C23C16/26 ,  C23C16/32 ,  H01L21/3146 ,  H01L21/3148 ,  H01L21/32051 ,  H01L21/76834 ,  H01L21/76838 ,  H01L23/5223 ,  H01L2924/0002 ,  Y10T428/30 ,  H01L2924/00

摘要： In a method of producing a layer arrangement, a substantially carbon-comprising, electrically conductive carbon layer is formed. A protective layer is formed on the carbon layer. An electrically insulating layer is formed on the protective layer, the protective layer protecting the carbon layer from damage during the formation of the electrically insulating layer. Furthermore, a layer arrangement is provided, having a substantially carbon-comprising, electrically conductive carbon layer, a protective layer formed on the carbon layer, and an electrically insulating layer formed on the protective layer, the protective layer being used to avoid damage to the carbon layer by the electrically insulating layer.

摘要翻译： 在制备层布置的方法中，形成基本上含碳的导电碳层。 在碳层上形成保护层。 在保护层上形成电绝缘层，保护层在形成电绝缘层期间保护碳层免受损坏。 此外，提供了一种层布置，其具有基本上包含碳的导电碳层，形成在碳层上的保护层，以及形成在保护层上的电绝缘层，保护层用于避免损坏 碳层由电绝缘层。

公开(公告)号：US20070253233A1

公开(公告)日：2007-11-01

申请号：US11393363

申请日：2006-03-30

申请人： Torsten Mueller ,  Peter Baars ,  Klaus Muemmler ,  Joern Regul ,  Christian Kapteyn

发明人： Torsten Mueller ,  Peter Baars ,  Klaus Muemmler ,  Joern Regul ,  Christian Kapteyn

IPC分类号： G11C5/02

CPC分类号： H01L27/115 ,  G11C5/063 ,  G11C7/18 ,  G11C8/14 ,  H01L27/11568

摘要： A device includes an array of memory cells, which are arranged vertically to a main substrate surface. The array is provided with lower bitlines, wordlines and upper bitlines. The lower and upper bitlines are contact-connected to lower source/drain regions and corresponding upper source/drain regions, respectively, in such a manner that a unique addressing of individual memory cells is possible.

摘要翻译： 一种器件包括垂直于主衬底表面布置的存储器单元阵列。 阵列设有较低位线，字线和高位线。 下位线和上位线分别以这样的方式接触连接到下源极/漏极区域和对应的上部源极/漏极区域，使得各个存储器单元的独特寻址是可能的。

公开(公告)号：US20070235786A1

公开(公告)日：2007-10-11

申请号：US11399597

申请日：2006-04-07

申请人： Christian Kapteyn ,  Stephan Kudelka

发明人： Christian Kapteyn ,  Stephan Kudelka

IPC分类号： H01L31/119 ,  H01L29/94 ,  H01L29/76 ,  H01L27/108

CPC分类号： H01L29/945 ,  H01L27/10829 ,  H01L27/10861 ,  H01L28/75

摘要： A storage capacitor, particularly for use in a storage cell, exhibits two storage electrodes and a dielectric arranged between the two storage electrodes, an intermediate layer essentially consisting of carbon.

摘要翻译： 特别是用于存储单元的存储电容器具有两个存储电极和布置在两个存储电极之间的电介质，中间层基本上由碳构成。

公开(公告)号：US20070122621A1

公开(公告)日：2007-05-31

申请号：US11602460

申请日：2006-11-20

申请人： Franz Kreupl ,  Maik Liebau ,  Georg Duesberg ,  Christian Kapteyn

发明人： Franz Kreupl ,  Maik Liebau ,  Georg Duesberg ,  Christian Kapteyn

IPC分类号： B32B9/00 ,  C23C16/00

CPC分类号： H01L23/53276 ,  C23C16/26 ,  C23C16/32 ,  H01L21/3146 ,  H01L21/3148 ,  H01L21/32051 ,  H01L21/76834 ,  H01L21/76838 ,  H01L23/5223 ,  H01L2924/0002 ,  Y10T428/30 ,  H01L2924/00

摘要： In a method of producing a layer arrangement, a substantially carbon-comprising, electrically conductive carbon layer is formed. A protective layer is formed on the carbon layer. An electrically insulating layer is formed on the protective layer, the protective layer protecting the carbon layer from damage during the formation of the electrically insulating layer. Furthermore, a layer arrangement is provided, having a substantially carbon-comprising, electrically conductive carbon layer, a protective layer formed on the carbon layer, and an electrically insulating layer formed on the protective layer, the protective layer being used to avoid damage to the carbon layer by the electrically insulating layer.

摘要翻译： 在制备层布置的方法中，形成基本上含碳的导电碳层。 在碳层上形成保护层。 在保护层上形成电绝缘层，保护层在形成电绝缘层期间保护碳层免受损坏。 此外，提供了一种层布置，其具有基本上包含碳的导电碳层，形成在碳层上的保护层，以及形成在保护层上的电绝缘层，保护层用于避免损坏 碳层由电绝缘层。