公开(公告)号：US08407659B2

公开(公告)日：2013-03-26

申请号：US12829921

申请日：2010-07-02

申请人： Jae-Hoon Jeong ,  Chang-Woo Ko ,  Ki-Jae Song ,  Hun-Kyo Seo

发明人： Jae-Hoon Jeong ,  Chang-Woo Ko ,  Ki-Jae Song ,  Hun-Kyo Seo

IPC分类号： G06F17/50

CPC分类号： G01R1/0408 ,  G01R31/2808 ,  G06F17/5068 ,  G11C29/56 ,  G11C2029/5602

摘要： In a method of designing a printed circuit board, a package capacitance, a package inductance, and a chip capacitance of an actual memory device are calculated. A signal line capacitance and a signal line inductance per unit length of a signal line are calculated based on characteristics of the printed circuit board. A length of the signal line for each pin is determined based on the package capacitance and the signal line capacitance.

摘要翻译： 在设计印刷电路板的方法中，计算实际存储器件的封装电容，封装电感和芯片电容。 基于印刷电路板的特性来计算信号线的每单位长度的信号线电容和信号线电感。 基于封装电容和信号线电容确定每个引脚的信号线的长度。

公开(公告)号：US20110004861A1

公开(公告)日：2011-01-06

申请号：US12829921

申请日：2010-07-02

申请人： Jae-Hoon Jeong ,  Chang-Woo Ko ,  Ki-Jae Song ,  Hun-Kyo Seo

发明人： Jae-Hoon Jeong ,  Chang-Woo Ko ,  Ki-Jae Song ,  Hun-Kyo Seo

IPC分类号： G01R31/26 ,  G06F17/50

CPC分类号： G01R1/0408 ,  G01R31/2808 ,  G06F17/5068 ,  G11C29/56 ,  G11C2029/5602

摘要： In a method of designing a printed circuit board, a package capacitance, a package inductance, and a chip capacitance of an actual memory device are calculated. A signal line capacitance and a signal line inductance per unit length of a signal line are calculated based on characteristics of the printed circuit board. A length of the signal line for each pin is determined based on the package capacitance and the signal line capacitance.

摘要翻译： 在设计印刷电路板的方法中，计算实际存储器件的封装电容，封装电感和芯片电容。 基于印刷电路板的特性来计算信号线的每单位长度的信号线电容和信号线电感。 基于封装电容和信号线电容确定每个引脚的信号线的长度。

公开(公告)号：US08106675B2

公开(公告)日：2012-01-31

申请号：US12458008

申请日：2009-06-29

申请人： Ki-Jae Song ,  Hun-Kyo Seo

发明人： Ki-Jae Song ,  Hun-Kyo Seo

IPC分类号： G01R31/02

CPC分类号： G11C29/56 ,  G01R31/31926 ,  G11C2029/2602 ,  G11C2029/5602

摘要： A test system may include a test device, a switching unit and/or a test board. The test device may be configured to generate a first test signal swinging between a first voltage level and a second voltage level, and the first voltage level may be lower than the second voltage level. The switching unit may be coupled to the test device, and configured to switch the first test signal to provide a second test signal swinging between a third voltage level and a fourth voltage level. The third voltage level may be lower than the fourth voltage level. A plurality of devices under test (DUTs) may be mounted on the test board. Each of the plurality of DUTs may be connected in parallel with respect to one another to the switching unit through a transmission line.

摘要翻译： 测试系统可以包括测试设备，开关单元和/或测试板。 测试装置可以被配置为产生在第一电压电平和第二电压电平之间摆动的第一测试信号，并且第一电压电平可以低于第二电压电平。 开关单元可以耦合到测试设备，并且被配置为切换第一测试信号以提供在第三电压电平和第四电压电平之间摆动的第二测试信号。 第三电压电平可能低于第四电压电平。 被测试的多个器件（DUT）可以安装在测试板上。 多个DUT中的每一个可以通过传输线相对于彼此并联连接到切换单元。

公开(公告)号：US20090322369A1

公开(公告)日：2009-12-31

申请号：US12458008

申请日：2009-06-29

申请人： Ki-Jae Song ,  Hun-Kyo Seo

发明人： Ki-Jae Song ,  Hun-Kyo Seo

IPC分类号： G01R31/02

CPC分类号： G11C29/56 ,  G01R31/31926 ,  G11C2029/2602 ,  G11C2029/5602

摘要： A test system may include a test device, a switching unit and/or a test board. The test device may be configured to generate a first test signal swinging between a first voltage level and a second voltage level, and the first voltage level may be lower than the second voltage level. The switching unit may be coupled to the test device, and configured to switch the first test signal to provide a second test signal swinging between a third voltage level and a fourth voltage level. The third voltage level may be lower than the fourth voltage level. A plurality of devices under test (DUTs) may be mounted on the test board. Each of the plurality of DUTs may be connected in parallel with respect to one another to the switching unit through a transmission line.

摘要翻译： 测试系统可以包括测试设备，开关单元和/或测试板。 测试装置可以被配置为产生在第一电压电平和第二电压电平之间摆动的第一测试信号，并且第一电压电平可以低于第二电压电平。 开关单元可以耦合到测试设备，并且被配置为切换第一测试信号以提供在第三电压电平和第四电压电平之间摆动的第二测试信号。 第三电压电平可能低于第四电压电平。 被测试的多个器件（DUT）可以安装在测试板上。 多个DUT中的每一个可以通过传输线相对于彼此并联连接到切换单元。

公开(公告)号：US08482308B2

公开(公告)日：2013-07-09

申请号：US12614504

申请日：2009-11-09

申请人： Ki-Jae Song ,  Hun-Kyo Seo ,  Jae-Il Lee ,  Jong-Won Han ,  Jong-Pil Park

发明人： Ki-Jae Song ,  Hun-Kyo Seo ,  Jae-Il Lee ,  Jong-Won Han ,  Jong-Pil Park

IPC分类号： G01R31/00 ,  G01R31/28

CPC分类号： G01R31/2886 ,  G01R1/0408

摘要： A connecting unit to test a semiconductor chip and an apparatus to test the semiconductor chip having the same include a plurality of connectors, on which a semiconductor chip having a certain pattern of electrical connection terminals, having a plurality of holes, cables configured to electrically connect the electrical connection terminals to the exterior, and coupling units configured to selectively electrically connect the cables to the electrical connection terminals through the holes. Therefore, it is possible to perform electrical tests of semiconductor chips having various patterns of electrical connection terminals and receive the semiconductor chips in a tray at a time.

摘要翻译： 用于测试半导体芯片的连接单元和用于测试具有该连接器的半导体芯片的装置包括多个连接器，其上具有一定形式的电连接端子的半导体芯片具有多个孔，电缆被配置为电连接 电连接端子到外部，以及耦合单元，其被配置成选择性地将电缆电连接到电连接端子上。 因此，可以对具有各种电连接端子的图案的半导体芯片进行电气测试，并且一次接收托盘中的半导体芯片。

公开(公告)号：US20100194399A1

公开(公告)日：2010-08-05

申请号：US12690656

申请日：2010-01-20

申请人： Soo-Haeng Cho ,  Ki-Jae Song ,  Sung-dong Suh ,  Kyoung-ho Ha ,  Seong-gu Kim ,  Yeoung-Kum Kim ,  In-sung Joe

发明人： Soo-Haeng Cho ,  Ki-Jae Song ,  Sung-dong Suh ,  Kyoung-ho Ha ,  Seong-gu Kim ,  Yeoung-Kum Kim ,  In-sung Joe

IPC分类号： G01R31/00 ,  G01R31/26

CPC分类号： G11C29/56 ,  G11C29/56012 ,  G11C2029/5602 ,  Y10T29/49004

摘要： A memory test system is disclosed. The memory system includes a memory device, a tester generating a clock signal and a test signal for testing the memory device, and an optical splitting module. The optical splitting module comprises an electrical-optical signal converting unit which converts each of the clock signal and the test signal into an optical signal to output the clock signal and the test signal as an optical clock signal and an optical test signal. The optical splitting unit further comprises an optical signal splitting unit which splits each of the optical clock signal and the optical test signal into n signals (n being at least two), and an optical-electrical signal converting unit which receives the split optical clock signal and the split optical test signal to convert the split optical clock signal and the split optical test signal into electrical signals used in the memory device.

摘要翻译： 记录测试系统被公开。 存储器系统包括存储器件，产生时钟信号的测试器和用于测试存储器件的测试信号，以及光分离模块。 光分路模块包括电光信号转换单元，其将时钟信号和测试信号中的每一个转换为光信号，以输出时钟信号和测试信号作为光时钟信号和光测试信号。 光分路单元还包括光信号分离单元，其将每个光时钟信号和光测试信号分解为n个信号（n至少为2个）;以及光电信号转换单元，其接收分离的光时钟信号 以及分离的光学测试信号，以将分离的光时钟信号和分割的光学测试信号转换成在存储器件中使用的电信号。

公开(公告)号：US20080150097A1

公开(公告)日：2008-06-26

申请号：US11899483

申请日：2007-09-06

申请人： Ki-Jae Song

发明人： Ki-Jae Song

IPC分类号： H01L23/52

CPC分类号： H05K1/162 ,  H05K1/0231 ,  H05K1/025 ,  H05K1/0298 ,  H05K2201/09781

摘要： Provided are a semiconductor device with reduced power noise, which can be used in a high-speed device with an operating frequency of at or above about 1 GHz and does not have any spatial restriction due to signal patterns or other structures. The semiconductor device includes a power panel, an insulating layer, and a stub unit. The power panel has electrical devices formed thereon. The insulating layer covers the power panel. The stub unit is formed on the insulating layer and has one or more fan-shaped stubs electrically connected to the power panel through a via contact penetrating the insulating layer.

摘要翻译： 提供了具有降低的功率噪声的半导体器件，其可以用于具有等于或大于约1GHz的工作频率的高速器件，并且由于信号图案或其它结构而没有任何空间限制。 半导体器件包括电源面板，绝缘层和短截线单元。 电源面板上形成有电器件。 绝缘层覆盖电源板。 短截线单元形成在绝缘层上，并具有通过穿过绝缘层的通孔接触件电连接到电源面板的一个或多个扇形短截线。

公开(公告)号：US20120150478A1

公开(公告)日：2012-06-14

申请号：US13325154

申请日：2011-12-14

申请人： Ki-Jae Song ,  Sung-Soo Lee

发明人： Ki-Jae Song ,  Sung-Soo Lee

IPC分类号： G06F19/00 ,  H01L21/66 ,  G01R31/26

CPC分类号： G01R31/31908 ,  G01R31/318513 ,  G01R31/31919

摘要： In a method of testing an object, a first test pattern for testing a first device in the object may be set in a tester. A second test pattern for testing a second device in the object may be set in a test head electrically connected between the tester and the object. The first test pattern may be provided to the first device through the test head and the second test pattern may be provided to the second device by the test head to simultaneously test the first device and the second device. Thus, the first device and the second device different from each other may be simultaneously tested without changing test conditions in the tester, so that a time for testing the object may be reduced.

摘要翻译： 在测试对象的方法中，可以在测试器中设置用于测试对象中的第一设备的第一测试模式。 用于测试物体中的第二装置的第二测试图案可以设置在电连接在测试器和物体之间的测试头中。 可以通过测试头将第一测试图案提供给第一设备，并且可以由测试头将第二测试图案提供给第二设备，以同时测试第一设备和第二设备。 因此，可以在不改变测试器中的测试条件的情况下同时测试彼此不同的第一设备和第二设备，从而可以减少测试对象的时间。

公开(公告)号：US07671617B2

公开(公告)日：2010-03-02

申请号：US11983110

申请日：2007-11-07

申请人： Ki-Jae Song

发明人： Ki-Jae Song

IPC分类号： G01R31/26

CPC分类号： G01R31/31926 ,  G01R31/318513 ,  G01R31/31905 ,  G11C29/56 ,  G11C2029/5602

摘要： A test system includes: a tester; and a test board, on which a multi-chip package including plural memories is mounted, being connected to the tester by way of a transmission line. The transmission line includes a compensation unit for compensating signal distortion.

摘要翻译： 测试系统包括：测试仪; 并且其上安装有包括多个存储器的多芯片封装的测试板通过传输线连接到测试器。 传输线包括用于补偿信号失真的补偿单元。

公开(公告)号：US20090009261A1

公开(公告)日：2009-01-08

申请号：US12217315

申请日：2008-07-03

申请人： Ki-Jae Song

发明人： Ki-Jae Song

IPC分类号： H01P5/12

CPC分类号： H05K1/0224 ,  H01P3/085 ,  H01P5/12 ,  H05K1/0253 ,  H05K1/0298 ,  H05K2201/0715 ,  H05K2201/09254 ,  H05K2201/0969

摘要： A printed circuit board (PCB) including an impedance-matched strip transmission line includes a strip transmission line including a main line and at least one pair of branch lines branching off from the main line. An upper ground layer is disposed over the strip transmission line and has upper opening parts corresponding in position to the branch lines. A lower ground layer is disposed under the strip transmission line and has lower opening parts corresponding in position to the branch lines. The upper and lower opening parts are symmetric about the branch lines of the strip transmission line.

摘要翻译： 包括阻抗匹配条形传输线的印刷电路板（PCB）包括带状传输线，其包括主线和从主线分支的至少一对分支线。 上部接地层设置在带状传输线上方，并具有与分支线对应的上部开口部分。 较低的接地层设置在带状传输线下方，并且具有对应于分支线位置的较低开口部分。 上开口部分和下开口部分关于条带传输线的分支线是对称的。