公开(公告)号：US20110318898A1

公开(公告)日：2011-12-29

申请号：US12824495

申请日：2010-06-28

申请人： Li-Wen Chang ,  Der-Chyang Yeh ,  Chung-Yi Yu ,  Hsun-Chung Kuang ,  Hua-Chou Tseng ,  Chih-Ping Chao ,  Ming Chyi Liu ,  Yuan-Tai Tseng

发明人： Li-Wen Chang ,  Der-Chyang Yeh ,  Chung-Yi Yu ,  Hsun-Chung Kuang ,  Hua-Chou Tseng ,  Chih-Ping Chao ,  Ming Chyi Liu ,  Yuan-Tai Tseng

IPC分类号： H01L21/02

CPC分类号： H01L28/20 ,  H01L28/24

摘要： Methods of fabricating an integrated circuit device, such as a thin film resistor, are disclosed. An exemplary method includes providing a semiconductor substrate; forming a resistive layer over the semiconductor substrate; forming a hard mask layer over the resistive layer, wherein the hard mask layer includes a barrier layer over the resistive layer and a dielectric layer over the barrier layer; and forming an opening in the hard mask layer that exposes a portion of the resistive layer.

摘要翻译： 公开了制造诸如薄膜电阻器的集成电路器件的方法。 一种示例性方法包括提供半导体衬底; 在所述半导体衬底上形成电阻层; 在所述电阻层上形成硬掩模层，其中所述硬掩模层包括所述电阻层上的阻挡层和所述阻挡层上的电介质层; 以及在所述硬掩模层中形成暴露所述电阻层的一部分的开口。

公开(公告)号：US08334187B2

公开(公告)日：2012-12-18

申请号：US12824495

申请日：2010-06-28

申请人： Li-Wen Chang ,  Der-Chyang Yeh ,  Chung-Yi Yu ,  Hsun-Chung Kuang ,  Hua-Chou Tseng ,  Chih-Ping Chao ,  Ming Chyi Liu ,  Yuan-Tai Tseng

发明人： Li-Wen Chang ,  Der-Chyang Yeh ,  Chung-Yi Yu ,  Hsun-Chung Kuang ,  Hua-Chou Tseng ,  Chih-Ping Chao ,  Ming Chyi Liu ,  Yuan-Tai Tseng

IPC分类号： H01L21/20

CPC分类号： H01L28/20 ,  H01L28/24

摘要： Methods of fabricating an integrated circuit device, such as a thin film resistor, are disclosed. An exemplary method includes providing a semiconductor substrate; forming a resistive layer over the semiconductor substrate; forming a hard mask layer over the resistive layer, wherein the hard mask layer includes a barrier layer over the resistive layer and a dielectric layer over the barrier layer; and forming an opening in the hard mask layer that exposes a portion of the resistive layer.

摘要翻译： 公开了制造诸如薄膜电阻器的集成电路器件的方法。 一种示例性方法包括提供半导体衬底; 在所述半导体衬底上形成电阻层; 在所述电阻层上形成硬掩模层，其中所述硬掩模层包括所述电阻层上的阻挡层和所述阻挡层上的电介质层; 以及在所述硬掩模层中形成暴露所述电阻层的一部分的开口。

公开(公告)号：US08080461B2

公开(公告)日：2011-12-20

申请号：US12688083

申请日：2010-01-15

申请人： Der-Chyang Yeh ,  Hsun-Chung Kuang ,  Ming Chyi Liu ,  Chung-Yi Yu ,  Chih-Ping Chao ,  Alexander Kalnitsky

发明人： Der-Chyang Yeh ,  Hsun-Chung Kuang ,  Ming Chyi Liu ,  Chung-Yi Yu ,  Chih-Ping Chao ,  Alexander Kalnitsky

IPC分类号： H01L21/20 ,  H01L21/4763

CPC分类号： H01L28/20 ,  H01L21/76801 ,  H01L21/76843 ,  H01L21/76864 ,  H01L21/76865 ,  H01L27/016 ,  H01L28/24

摘要： A method of making a thin film resistor includes: forming a doped region in a semiconductor substrate; forming a dielectric layer over the substrate; forming a thin film resistor over the dielectric layer; forming a contact hole in the dielectric layer before annealing the thin film resistor, wherein the contact hole exposes a portion of the doped region; and performing rapid thermal annealing on the thin film resistor after forming the contact hole.

摘要翻译： 制造薄膜电阻器的方法包括：在半导体衬底中形成掺杂区域; 在所述衬底上形成介电层; 在介电层上形成薄膜电阻; 在退火所述薄膜电阻器之前，在所述电介质层中形成接触孔，其中所述接触孔暴露所述掺杂区域的一部分; 并且在形成接触孔之后对薄膜电阻器进行快速热退火。

公开(公告)号：US08629531B2

公开(公告)日：2014-01-14

申请号：US13030645

申请日：2011-02-18

申请人： Ming Chyi Liu ,  Hsieh Ching Pei ,  Jiun-Lei Yu ,  Chi-Ming Chen ,  Shih-Chang Liu ,  Chung-Yi Yu ,  Chia-Shiung Tsai

发明人： Ming Chyi Liu ,  Hsieh Ching Pei ,  Jiun-Lei Yu ,  Chi-Ming Chen ,  Shih-Chang Liu ,  Chung-Yi Yu ,  Chia-Shiung Tsai

IPC分类号： H01L21/20 ,  H01L21/18

CPC分类号： H01L29/7787 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02639 ,  H01L29/0649 ,  H01L29/107 ,  H01L29/2003 ,  H01L29/66462 ,  H01L33/007 ,  H01L33/12

摘要： The present disclosure provides a semiconductor structure. The semiconductor structure includes a dielectric material layer on a silicon substrate, the dielectric material layer being patterned to define a plurality of regions separated by the dielectric material layer; a first buffer layer disposed on the silicon substrate; a heterogeneous buffer layer disposed on the first buffer layer; and a gallium nitride layer grown on the heterogeneous buffer layer only within the plurality of regions.

摘要翻译： 本公开提供了一种半导体结构。 所述半导体结构包括在硅衬底上的电介质材料层，所述电介质材料层被构图以限定由所述电介质材料层分隔的多个区域; 设置在所述硅衬底上的第一缓冲层; 设置在所述第一缓冲层上的异质缓冲层; 以及仅在多个区域内在异质缓冲层上生长的氮化镓层。

公开(公告)号：US20120211759A1

公开(公告)日：2012-08-23

申请号：US13030645

申请日：2011-02-18

申请人： Ming Chyi Liu ,  Hsieh Ching Pei ,  Jiun-Lei Yu ,  Chi-Ming Chen ,  Shih-Chang Liu ,  Chung-Yi Yu ,  Chia-Shiung Tsai

发明人： Ming Chyi Liu ,  Hsieh Ching Pei ,  Jiun-Lei Yu ,  Chi-Ming Chen ,  Shih-Chang Liu ,  Chung-Yi Yu ,  Chia-Shiung Tsai

IPC分类号： H01L29/20 ,  H01L21/20

CPC分类号： H01L29/7787 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02639 ,  H01L29/0649 ,  H01L29/107 ,  H01L29/2003 ,  H01L29/66462 ,  H01L33/007 ,  H01L33/12

摘要： The present disclosure provides a semiconductor structure. The semiconductor structure includes a dielectric material layer on a silicon substrate, the dielectric material layer being patterned to define a plurality of regions separated by the dielectric material layer; a first buffer layer disposed on the silicon substrate; a heterogeneous buffer layer disposed on the first buffer layer; and a gallium nitride layer grown on the heterogeneous buffer layer only within the plurality of regions.

摘要翻译： 本公开提供了一种半导体结构。 所述半导体结构包括在硅衬底上的电介质材料层，所述电介质材料层被构图以限定由所述电介质材料层分隔的多个区域; 设置在所述硅衬底上的第一缓冲层; 设置在所述第一缓冲层上的异质缓冲层; 以及仅在多个区域内在异质缓冲层上生长的氮化镓层。

公开(公告)号：US20080044984A1

公开(公告)日：2008-02-21

申请号：US11465047

申请日：2006-08-16

申请人： Yuan-Chih Hsieh ,  Chung-Yi Yu ,  Gwo-Yuh Shiau ,  Shih-Chi Fu ,  Ming Chyi Liu ,  Chia-Shiung Tsai

发明人： Yuan-Chih Hsieh ,  Chung-Yi Yu ,  Gwo-Yuh Shiau ,  Shih-Chi Fu ,  Ming Chyi Liu ,  Chia-Shiung Tsai

IPC分类号： H01L21/30 ,  H01L21/46

CPC分类号： H01L21/304 ,  H01L27/14618 ,  H01L27/14687 ,  H01L2924/0002 ,  H01L2924/00

摘要： A process for forming backside illuminated devices is disclosed. Specifically, the process reduces processing damage to wafers caused by poor bond quality at the wafer edge ring. In one embodiment, a wafer edge trimming step is implemented prior to bonding the wafer to the substrate. A pre-grind blade is used to create a straight edge around the wafer perimeter, eliminating any sharp edges. In another embodiment, edge trimming is performed after the wafer has been bonded to the substrate, and a pre-grind blade is used to remove portion of the wafer edge ring subject to poor bonding quality before grinding. The final thickness of the ground wafer is about 50 microns in either case.

摘要翻译： 公开了一种用于形成背面照明装置的工艺。 具体地说，该方法减少了由于晶片边缘环上的接合质量差而导致的对晶片的加工损坏。 在一个实施例中，在将晶片接合到基板之前实现晶片边缘修剪步骤。 预磨刀片用于在晶片周边周围创建直边，消除任何尖锐边缘。 在另一个实施例中，在晶片已经结合到基板之后进行边缘修整，并且在研磨之前使用预研磨刀片来去除在接合质量差的条件下的部分晶片边缘环。 在任一情况下，接地晶片的最终厚度为约50微米。

公开(公告)号：US09233844B2

公开(公告)日：2016-01-12

申请号：US13534368

申请日：2012-06-27

申请人： Chi-Ming Chen ,  Po-Chun Liu ,  Chung-Yi Yu

发明人： Chi-Ming Chen ,  Po-Chun Liu ,  Chung-Yi Yu

IPC分类号： H01L31/00 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/02 ,  H01L29/10 ,  H01L29/20 ,  H01L29/66 ,  H01L29/778

CPC分类号： B82Y10/00 ,  B82Y40/00 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0251 ,  H01L21/0254 ,  H01L29/1075 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7786

摘要： The present disclosure is directed to an integrated circuit and a method for the fabrication of the integrated circuit. The integrated circuit includes a lattice matching structure. The lattice matching structure can include a first buffer region, a second buffer region and a superlattice structure formed from AlxGa1-xN/AlyGa1-yN layer pairs.

摘要翻译： 本公开涉及用于制造集成电路的集成电路和方法。 集成电路包括晶格匹配结构。 晶格匹配结构可以包括由Al x Ga 1-x N / Al y Ga 1-y N层对形成的第一缓冲区，第二缓冲区和超晶格结构。

公开(公告)号：US09142407B2

公开(公告)日：2015-09-22

申请号：US13743045

申请日：2013-01-16

申请人： Chi-Ming Chen ,  Po-Chun Liu ,  Chung-Yi Yu ,  Chia-Shiung Tsai

发明人： Chi-Ming Chen ,  Po-Chun Liu ,  Chung-Yi Yu ,  Chia-Shiung Tsai

IPC分类号： H01L29/66 ,  H01L21/02 ,  H01L29/778 ,  H01L29/15 ,  H01L29/20

CPC分类号： H01L21/02507 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/0251 ,  H01L21/0254 ,  H01L29/157 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/66462 ,  H01L29/66522 ,  H01L29/778 ,  H01L29/7787

摘要： A semiconductor structure includes a substrate, a first III-V compound layer over the substrate, one or more sets of III-V compound layers over the first III-V compound layer, a second III-V compound layer over the one or more sets of III-V compound layers, and an active layer over the second III-V compound layer. The first III-V compound layer has a first type doping. Each of the one or more sets of III-V compound layers includes a lower III-V compound layer and an upper III-V compound layer over the lower III-V compound layer. The upper III-V compound layer having the first type doping, and the lower III-V compound layer is at least one of undoped, unintentionally doped having a second type doping, or doped having the second type doping. The second III-V compound layer is either undoped or unintentionally doped having the second type doping.

摘要翻译： 半导体结构包括衬底，在衬底上的第一III-V化合物层，在第一III-V化合物层上的一组或多组III-V化合物层，在一个或多个组上的第二III-V化合物层 的III-V化合物层，以及在第二III-V化合物层上的活性层。 第一III-V族化合物层具有第一种掺杂。 一组或多组III-V化合物层中的每一个在下III-V化合物层上包括下III-V化合物层和上III-V化合物层。 具有第一类掺杂的上III-V化合物层和下III-V族化合物层是至少一种未掺杂的，无意掺杂的具有第二类型掺杂或掺杂具有第二类掺杂的至少一种。 第二III-V族化合物层是未掺杂的或无意掺杂的，具有第二种掺杂。

公开(公告)号：US08772845B2

公开(公告)日：2014-07-08

申请号：US13240714

申请日：2011-09-22

申请人： Chih-Ming Chen ,  Cheng-Yuan Tsai ,  Chung-Yi Yu ,  Kai-Wen Cheng ,  Kuo-Ming Wu

发明人： Chih-Ming Chen ,  Cheng-Yuan Tsai ,  Chung-Yi Yu ,  Kai-Wen Cheng ,  Kuo-Ming Wu

IPC分类号： H01L21/02

CPC分类号： H01L27/228 ,  H01L43/08 ,  H01L43/12

摘要： The present disclosure provides a semiconductor memory device. The device includes a pinning layer having an anti-ferromagnetic material and disposed over a first electrode; a pinned layer disposed over the pinning layer; a composite layer disposed over the pinned layer, the composite layer having a magnetic material randomly distributed in a non-magnetic material; a barrier layer disposed on the composite layer; a free layer disposed over the barrier layer; and a second electrode disposed over the free layer.

摘要翻译： 本公开提供一种半导体存储器件。 该装置包括具有反铁磁材料并设置在第一电极上的钉扎层; 设置在钉扎层上方的钉扎层; 复合层，其设置在所述被钉扎层上方，所述复合层具有随机分布在非磁性材料中的磁性材料; 设置在所述复合层上的阻挡层; 设置在阻挡层上的自由层; 以及设置在所述自由层上方的第二电极。

公开(公告)号：US08710560B2

公开(公告)日：2014-04-29

申请号：US11835814

申请日：2007-08-08

申请人： Yuan-Chih Hsieh ,  Shih-Chang Liu ,  Shih-Chi Fu ,  Tzu-Hsuan Hsu ,  Chung-Yi Yu ,  Gwo-Yuh Shiau ,  Chia-Shiung Tsai

发明人： Yuan-Chih Hsieh ,  Shih-Chang Liu ,  Shih-Chi Fu ,  Tzu-Hsuan Hsu ,  Chung-Yi Yu ,  Gwo-Yuh Shiau ,  Chia-Shiung Tsai

IPC分类号： H01L31/062

CPC分类号： H01L27/14643 ,  H01L24/05 ,  H01L27/14636 ,  H01L2224/05556 ,  H01L2924/12043 ,  H01L2924/00

摘要： A semiconductor device includes a semiconductor substrate having a front surface and a back surface, elements formed on the substrate, interconnect metal layers formed over the front surface of the substrate, including a topmost interconnect metal layer, an inter-metal dielectric for insulating each of the plurality of interconnect metal layers, and a bonding pad disposed within the inter-metal dielectric, the bonding pad in contact with one of the interconnect metal layers other than the topmost interconnect metal layer.

摘要翻译： 半导体器件包括具有前表面和后表面的半导体衬底，形成在衬底上的元件，形成在衬底的前表面上的互连金属层，包括最上面的互连金属层，用于绝缘的金属间电介质 所述多个互连金属层和设置在所述金属间电介质内的接合焊盘，所述接合焊盘与所述互连金属层中的一个互连金属层之外的最上面的互连金属层接触。