公开(公告)号：US20080179280A1

公开(公告)日：2008-07-31

申请号：US11669496

申请日：2007-01-31

申请人： Maurice McGlashan-Powell ,  Eugene J. O'Sullivan ,  Daniel Charles Edelstein

发明人： Maurice McGlashan-Powell ,  Eugene J. O'Sullivan ,  Daniel Charles Edelstein

IPC分类号： B44C1/22 ,  C09K13/00 ,  C09K13/04

CPC分类号： C09K13/04

摘要： An indium cap layer is formed by blanket depositing indium onto a surface of metallic interconnects separated by interlayer dielectric, and then selectively chemically etching the indium located on the interlayer dielectric leaving an indium cap layer. Etchants containing a strong acid are provided for selectively removing the indium.

摘要翻译： 通过在由层间电介质分离的金属互连件的表面上覆盖沉积铟，然后选择性地化学蚀刻位于层间电介质上的铟而形成铟盖层，留下铟盖层。 提供含有强酸的蚀刻剂用于选择性地除去铟。

公开(公告)号：US20100252775A1

公开(公告)日：2010-10-07

申请号：US12819697

申请日：2010-06-21

申请人： Maurice McGlashan-Powell ,  Eugene J. O'Sullivan ,  Daniel Charles Edelstein

发明人： Maurice McGlashan-Powell ,  Eugene J. O'Sullivan ,  Daniel Charles Edelstein

IPC分类号： C09K13/06 ,  C09K13/00

CPC分类号： C09K13/04

摘要： An indium cap layer is formed by blanket depositing indium onto a surface of metallic interconnects separated by interlayer dielectric, and then selectively chemically etching the indium located on the interlayer dielectric leaving an indium cap layer. Etchants containing a strong acid are provided for selectively removing the indium.

摘要翻译： 通过在由层间电介质分离的金属互连件的表面上覆盖沉积铟，然后选择性地化学蚀刻位于层间电介质上的铟而形成铟盖层，留下铟盖层。 提供含有强酸的蚀刻剂用于选择性地除去铟。

公开(公告)号：US06358832B1

公开(公告)日：2002-03-19

申请号：US09641834

申请日：2000-08-18

申请人： Daniel C. Edelstein ,  Timothy J. Dalton ,  John G. Gaudiello ,  Mahadevaiyer Krishnan ,  Sandra G. Malhotra ,  Maurice McGlashan-Powell ,  Eugene J. O'Sullivan ,  Carlos J. Sambucetti

发明人： Daniel C. Edelstein ,  Timothy J. Dalton ,  John G. Gaudiello ,  Mahadevaiyer Krishnan ,  Sandra G. Malhotra ,  Maurice McGlashan-Powell ,  Eugene J. O'Sullivan ,  Carlos J. Sambucetti

IPC分类号： H01L2144

CPC分类号： H01L21/76849 ,  H01L21/288 ,  H01L21/3212 ,  H01L21/76829 ,  H01L21/76834 ,  H01L21/76835

摘要： A damascene interconnect containing a dual etch stop/diffusion barrier. The conductive material of the damascene interconnect is capped with a conductive metal diffusion barrier cap, typically using electroless deposition, and, optionally, with a dielectric etch-stop layer. An optional chemical mechanical polish-stop layer may also be present. The different methods of the invention allow the CMP stop, reactive-ion etch stop, and metal diffusion barrier requirements of the different layers to be decoupled. A preferred conductive material is copper.

摘要翻译： 包含双蚀刻停止/扩散屏障的镶嵌互连。 镶嵌互连的导电材料用导电金属扩散阻挡盖（通常使用无电沉积）和可选地与电介质蚀刻停止层封盖。 还可以存在任选的化学机械抛光 - 停止层。 本发明的不同方法允许不同层的CMP停止，反应离子蚀刻停止和金属扩散阻挡层要求被去耦合。 优选的导电材料是铜。

公开(公告)号：US07795155B2

公开(公告)日：2010-09-14

申请号：US11669496

申请日：2007-01-31

申请人： Maurice McGlashan-Powell ,  Eugene J. O'Sullivan ,  Daniel C. Edelstein

发明人： Maurice McGlashan-Powell ,  Eugene J. O'Sullivan ,  Daniel C. Edelstein

IPC分类号： H01L21/302 ,  H01L21/461

CPC分类号： C09K13/04

摘要： An indium cap layer is formed by blanket depositing indium onto a surface of metallic interconnects separated by interlayer dielectric, and then selectively chemically etching the indium located on the interlayer dielectric leaving an indium cap layer. Etchants containing a strong acid are provided for selectively removing the indium.

摘要翻译： 通过在由层间电介质分离的金属互连件的表面上覆盖沉积铟，然后选择性地化学蚀刻位于层间电介质上的铟而形成铟盖层，留下铟盖层。 提供含有强酸的蚀刻剂用于选择性地除去铟。

公开(公告)号：US08404145B2

公开(公告)日：2013-03-26

申请号：US12819697

申请日：2010-06-21

申请人： Maurice McGlashan-Powell ,  Eugene J. O'Sullivan ,  Daniel C. Edelstein

发明人： Maurice McGlashan-Powell ,  Eugene J. O'Sullivan ,  Daniel C. Edelstein

IPC分类号： C09K13/04

CPC分类号： C09K13/04

摘要： An indium cap layer is formed by blanket depositing indium onto a surface of metallic interconnects separated by interlayer dielectric, and then selectively chemically etching the indium located on the interlayer dielectric leaving an indium cap layer. Etchants containing a strong acid are provided for selectively removing the indium.

摘要翻译： 通过在由层间电介质分离的金属互连件的表面上覆盖沉积铟，然后选择性地化学蚀刻位于层间电介质上的铟而形成铟盖层，留下铟盖层。 提供含有强酸的蚀刻剂用于选择性地除去铟。

公开(公告)号：US06153935A

公开(公告)日：2000-11-28

申请号：US409244

申请日：1999-09-30

申请人： Daniel C. Edelstein ,  Timothy J. Dalton ,  John G. Gaudiello ,  Mahadevaiyer Krishnan ,  Sandra G. Malhotra ,  Maurice McGlashan-Powell ,  Eugene J. O'Sullivan ,  Carlos J. Sambucetti

发明人： Daniel C. Edelstein ,  Timothy J. Dalton ,  John G. Gaudiello ,  Mahadevaiyer Krishnan ,  Sandra G. Malhotra ,  Maurice McGlashan-Powell ,  Eugene J. O'Sullivan ,  Carlos J. Sambucetti

IPC分类号： H01L21/30 ,  H01L21/288 ,  H01L21/321 ,  H01L21/768 ,  H01L21/4763

CPC分类号： H01L21/76849 ,  H01L21/288 ,  H01L21/3212 ,  H01L21/76829 ,  H01L21/76834 ,  H01L21/76835

摘要： A damascene interconnect containing a dual etch stop/diffusion barrier. The conductive material of the damascene interconnect is capped with a conductive metal diffusion barrier cap, typically using electroless deposition, and, optionally, with a dielectric etch-stop layer. An optional chemical mechanical polish-stop layer may also be present. The different methods of the invention allow the CMP stop, reactive-ion etch stop, and metal diffusion barrier requirements of the different layers to be decoupled. A preferred conductive material is copper.

摘要翻译： 包含双蚀刻停止/扩散屏障的镶嵌互连。 镶嵌互连的导电材料用导电金属扩散阻挡盖（通常使用无电沉积）和可选地与电介质蚀刻停止层封盖。 还可以存在任选的化学机械抛光 - 停止层。 本发明的不同方法允许不同层的CMP停止，反应离子蚀刻停止和金属扩散阻挡层要求被去耦合。 优选的导电材料是铜。

公开(公告)号：US07115996B2

公开(公告)日：2006-10-03

申请号：US10852142

申请日：2004-05-25

申请人： Daniel C. Edelstein ,  Sung Kwon Kang ,  Maurice McGlashan-Powell ,  Eugene J. O'Sullivan ,  George F. Walker

发明人： Daniel C. Edelstein ,  Sung Kwon Kang ,  Maurice McGlashan-Powell ,  Eugene J. O'Sullivan ,  George F. Walker

IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L29/40

CPC分类号： H01L21/76849 ,  H01L21/2885 ,  H01L21/76856 ,  H01L21/76858 ,  H01L21/76862 ,  H01L23/53238 ,  H01L24/11 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05546 ,  H01L2224/13099 ,  H01L2224/45144 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/0102 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01049 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/15747 ,  H05K3/244 ,  H01L2924/00

摘要： A method to selectively cap interconnects with indium or tin bronzes and copper oxides thereof is provided. The invention also provides the interconnect and copper surfaces so formed.

公开(公告)号：US06784088B2

公开(公告)日：2004-08-31

申请号：US10345288

申请日：2003-01-16

申请人： Daniel C. Edelstein ,  Sung Kwon Kang ,  Maurice McGlashan-Powell ,  Eugene J. O'Sullivan ,  George F. Walker

发明人： Daniel C. Edelstein ,  Sung Kwon Kang ,  Maurice McGlashan-Powell ,  Eugene J. O'Sullivan ,  George F. Walker

IPC分类号： H01L2144

CPC分类号： H01L21/76849 ,  H01L21/2885 ,  H01L21/76856 ,  H01L21/76858 ,  H01L21/76862 ,  H01L23/53238 ,  H01L24/11 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05546 ,  H01L2224/13099 ,  H01L2224/45144 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/0102 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01049 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/15747 ,  H05K3/244 ,  H01L2924/00

摘要： A method to selectively cap a cooper BEOL terminal pad with a Cu/Sn/Au alloy. The method includes providing one or more Cu BEOL terminal pads and coating the pads with a Sn coating followed by coating the Sn with a Au coating. The coated pads are then annealed to form the Cu/Sn/Au capping alloy.

摘要翻译： 一种用Cu / Sn / Au合金选择性地覆盖铜合金BEOL端子焊盘的方法。 该方法包括提供一个或多个Cu BEOL端子焊盘并且用焊锡涂覆Sn涂层，然后用Au涂层涂覆Sn。 然后将涂覆的焊盘退火以形成Cu / Sn / Au封盖合金。

公开(公告)号：US06551931B1

公开(公告)日：2003-04-22

申请号：US09706820

申请日：2000-11-07

申请人： Daniel C. Edelstein ,  Sung Kwon Kang ,  Maurice McGlashan-Powell ,  Eugene J. O'Sullivan ,  George F. Walker

发明人： Daniel C. Edelstein ,  Sung Kwon Kang ,  Maurice McGlashan-Powell ,  Eugene J. O'Sullivan ,  George F. Walker

IPC分类号： H01L2144

CPC分类号： H01L21/76849 ,  H01L21/2885 ,  H01L21/76856 ,  H01L21/76858 ,  H01L21/76862 ,  H01L23/53238 ,  H01L24/11 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05546 ,  H01L2224/13099 ,  H01L2224/45144 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/0102 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01049 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01327 ,  H01L2924/15747 ,  H05K3/244 ,  H01L2924/00

摘要： A method to selectively cap interconnects with indium or tin bronzes and copper oxides thereof is provided. The invention also provides the interconnect and copper surfaces so formed.

摘要翻译： 提供一种选择性地覆盖与铟或锡青铜及其铜氧化物的互连的方法。 本发明还提供如此形成的互连和铜表面。

公开(公告)号：US20110049655A1

公开(公告)日：2011-03-03

申请号：US12549799

申请日：2009-08-28

申请人： Solomon Assefa ,  Michael C. Gaidis ,  Eric A. Joseph ,  Eugene J. O'Sullivan

发明人： Solomon Assefa ,  Michael C. Gaidis ,  Eric A. Joseph ,  Eugene J. O'Sullivan

IPC分类号： H01L43/08 ,  H01L43/12

CPC分类号： H01L43/12 ,  H01L27/222 ,  H01L43/08

摘要： A semiconductor device includes a substrate including an M2 patterned area. A VA pillar structure is formed over the M2 patterned area. The VA pillar structure includes a substractively patterned metal layer. The VA pillar structure is a sub-lithographic contact. An MTJ stack is formed over the oxide layer and the metal layer of the VA pillar. A size of the MTJ stack and a shape anisotropy of the MTJ stack are independent of a size and a shape anisotropy of the sub-lithographic contact.

摘要翻译： 半导体器件包括包括M2图案化区域的衬底。 在M2图案化区域上形成VA柱结构。 VA柱结构包括一个减少图案化的金属层。 VA柱结构是亚光刻接触。 在氧化物层和VA柱的金属层上形成MTJ堆叠。 MTJ叠层的尺寸和MTJ叠层的形状各向异性独立于亚光刻触点的尺寸和形状各向异性。