公开(公告)号：US06297173B1

公开(公告)日：2001-10-02

申请号：US09383238

申请日：1999-08-26

申请人： Philip J. Tobin ,  Rama I. Hegde ,  Hsing-Huang Tseng ,  David O'Meara ,  Victor Wang

发明人： Philip J. Tobin ,  Rama I. Hegde ,  Hsing-Huang Tseng ,  David O'Meara ,  Victor Wang

IPC分类号： H01L2131

CPC分类号： H01L27/11526 ,  H01L21/28202 ,  H01L21/28247 ,  H01L27/105 ,  H01L27/11546 ,  H01L29/518 ,  H01L29/66575

摘要： A method for forming an oxynitride gate dielectric layer (202, 204) begins by providing a semiconductor substrate (200). This semiconductor substrate is cleaned via process steps (10-28). Optional nitridation and oxidation are performed via steps (50 and 60) to form a thin interface layer (202). Bulk oxynitride gate deposition occurs via a step (70) to form a bulk gate dielectric material (204) having custom tailored oxygen and nitrogen profile and concentration. A step (10) is then utilized to in situ cap this bulk dielectric layer (204) with a polysilicon or amorphous silicon layer (208). The layer (208) ensures that the custom tailors oxygen and nitrogen profile and concentration of the underlying gate dielectric (204) is preserved even in the presence of subsequent wafer exposure to oxygen ambients.

摘要翻译： 形成氧氮化物栅极电介质层（202,204）的方法由提供半导体衬底（200）开始。 通过工艺步骤（10-28）清洁该半导体衬底。 通过步骤（50和60）进行可选的氮化和氧化以形成薄界面层（202）。 大量氮氧化物栅极沉积通过步骤（70）发生，以形成具有定制的氧和氮分布和浓度的体栅电介质材料（204）。 然后使用步骤（10）以多晶硅或非晶硅层（208）原位覆盖该体电介质层（204）。 即使在随后的晶片暴露于氧气氛的情况下，层（208）确保定制定制氧气和氮气分布和下层栅极电介质（204）的浓度。

公开(公告)号：US5972804A

公开(公告)日：1999-10-26

申请号：US963436

申请日：1997-11-03

申请人： Philip J. Tobin ,  Rama I. Hegde ,  Hsing-Huang Tseng ,  David O'Meara ,  Victor Wang

发明人： Philip J. Tobin ,  Rama I. Hegde ,  Hsing-Huang Tseng ,  David O'Meara ,  Victor Wang

IPC分类号： H01L29/78 ,  H01L21/28 ,  H01L21/318 ,  H01L21/336 ,  H01L21/76 ,  H01L29/51 ,  H01L21/285

CPC分类号： H01L21/28202 ,  H01L21/28247 ,  H01L29/518 ,  H01L29/66575 ,  Y10S438/906

摘要： A method for forming an oxynitride gate dielectric layer (202, 204) begins by providing a semiconductor substrate (200). This semiconductor substrate is cleaned via process steps (10-28). Optional nitridation and oxidation are performed via steps (50 and 60) to form a thin interface layer (202). Bulk oxynitride gate deposition occurs via a step (70) to form a bulk gate dielectric material (204) having custom tailored oxygen and nitrogen profile and concentration. A step (10) is then utilized to in situ cap this bulk dielectric layer (204) with a polysilicon or amorphous silicon layer (208). The layer (208) ensures that the custom tailors oxygen and nitrogen profile and concentration of the underlying gate dielectric (204) is preserved even in the presence of subsequent wafer exposure to oxygen ambients.

摘要翻译： 形成氧氮化物栅极电介质层（202,204）的方法由提供半导体衬底（200）开始。 通过工艺步骤（10-28）清洁该半导体衬底。 通过步骤（50和60）进行可选的氮化和氧化以形成薄界面层（202）。 大量氮氧化物栅极沉积通过步骤（70）发生，以形成具有定制的氧和氮分布和浓度的体栅电介质材料（204）。 然后使用步骤（10）以多晶硅或非晶硅层（208）原位覆盖该体电介质层（204）。 即使在随后的晶片暴露于氧气氛的情况下，层（208）确保定制定制氧气和氮气分布和下层栅极电介质（204）的浓度。

公开(公告)号：US5830802A

公开(公告)日：1998-11-03

申请号：US521720

申请日：1995-08-31

申请人： Hsing-Huang Tseng ,  Philip J. Tobin ,  Bikas Maiti

发明人： Hsing-Huang Tseng ,  Philip J. Tobin ,  Bikas Maiti

IPC分类号： H01L21/28 ,  H01L21/321 ,  H01L21/311

CPC分类号： H01L21/28061 ,  H01L21/321 ,  Y10S148/06 ,  Y10S148/147

摘要： A process for reducing halogen concentration in a material layer (56) includes the deposition of a dielectric layer (58) overlying the material layer (56). An annealing process is carried out to diffuse halogen atoms from the material layer (56) into the overlying dielectric layer (58). Once the diffusion process is complete, the dielectric layer (58) is removed.

摘要翻译： 用于降低材料层（56）中的卤素浓度的方法包括沉积覆盖在材料层（56）上的介电层（58）。 进行退火处理以将卤素原子从材料层（56）扩散到上覆电介质层（58）中。 一旦扩散过程完成，去除电介质层（58）。

公开(公告)号：US5552332A

公开(公告)日：1996-09-03

申请号：US460339

申请日：1995-06-02

申请人： Hsing-Huang Tseng ,  Philip J. Tobin ,  Paul G. Y. Tsui ,  Shih W. Sun ,  Stephen S. Poon

发明人： Hsing-Huang Tseng ,  Philip J. Tobin ,  Paul G. Y. Tsui ,  Shih W. Sun ,  Stephen S. Poon

IPC分类号： H01L21/265 ,  H01L21/28 ,  H01L21/336 ,  H01L29/10 ,  H01L21/02

CPC分类号： H01L29/6659 ,  H01L21/26513 ,  H01L21/28176 ,  H01L29/1033 ,  H01L29/6656 ,  H01L29/7842 ,  Y10S438/91

摘要： A process for the fabrication of an MOSFET device includes the formation of a buffer layer (28) overlying the surface of a semiconductor substrate (14) adjacent to a gate electrode (18). A defect compensating species is diffused through the buffer layer (28) and through a gate dielectric layer (12) to form a defect-compensating region (30) at the surface (14) of the semiconductor substrate (10). The defect-compensating region (30) in conjunction with the buffer layer (28) minimize and control the population of point defects in the channel region (22) of the semiconductor substrate (10). By controlling the population of point defects in the channel region (22), a substantially uniform doping profile is maintained in a shallow doped region (16) formed in the semiconductor substrate (10) at the substrate surface (14). The maintenance of a uniform doping profile in the shallow doped region (16) results in improved threshold voltage stability as the lateral dimension of the channel region (22) is reduced.

摘要翻译： 用于制造MOSFET器件的工艺包括形成覆盖在与栅电极（18）相邻的半导体衬底（14）的表面上的缓冲层（28）。 缺陷补偿物质通过缓冲层（28）和栅极电介质层（12）扩散，以在半导体衬底（10）的表面（14）处形成缺陷补偿区域（30）。 与缓冲层（28）结合的缺陷补偿区域（30）最小化并控制半导体衬底（10）的沟道区域（22）中的点缺陷的群体。 通过控制沟道区域（22）中的点缺陷的群体，在衬底表面（14）处形成在半导体衬底（10）中的浅掺杂区域（16）中保持基本均匀的掺杂分布。 在浅掺杂区域（16）中维持均匀的掺杂分布导致当沟道区域（22）的横向尺寸减小时阈值电压稳定性得到改善。

公开(公告)号：US5707889A

公开(公告)日：1998-01-13

申请号：US645362

申请日：1996-05-13

申请人： Ting Chen Hsu ,  Laureen H. Parker ,  David G. Kolar ,  Philip J. Tobin ,  Hsing-Huang Tseng ,  Lisa K. Garling ,  Vida Ilderem

发明人： Ting Chen Hsu ,  Laureen H. Parker ,  David G. Kolar ,  Philip J. Tobin ,  Hsing-Huang Tseng ,  Lisa K. Garling ,  Vida Ilderem

IPC分类号： H01L21/32 ,  H01L21/76

CPC分类号： H01L21/32

摘要： An annealed amorphous silicon layer is formed prior to forming field isolation regions when using in a LOCOS field isolation process. The annealed amorphous silicon layer helps to reduce encroachment compared to conventional LOCOS field isolation process and helps to reduce the likelihood of forming pits within a substrate compared to a PBL field isolation process. The annealed amorphous silicon layer may be used in forming field isolation regions that defines the active regions between transistors including MOSFETs and bipolar transistors. Doped silicon or a silicon-rich silicon nitride layer may be used in place of conventional materials. The anneal of the amorphous silicon layer may be performed after forming a silicon nitride layer if the silicon nitride layer is deposited at a temperature no higher than 600 degrees Celsius.

摘要翻译： 在LOCOS场隔离工艺中使用时，形成退火的非晶硅层，形成场隔离区。 退火的非晶硅层有助于减少与常规LOCOS场隔离过程相比的侵蚀，并且有助于降低与PBL场隔离工艺相比在衬底内形成凹坑的可能性。 退火的非晶硅层可以用于形成场隔离区域，其限定包括MOSFET和双极晶体管的晶体管之间的有源区。 可以使用掺杂硅或富硅的氮化硅层代替常规材料。 如果在不高于600摄氏度的温度下沉积氮化硅层，则可以在形成氮化硅层之后执行非晶硅层的退火。

公开(公告)号：US5712208A

公开(公告)日：1998-01-27

申请号：US449964

申请日：1995-05-25

申请人： Hsing-Huang Tseng ,  Philip J. Tobin ,  Keith E. Witek

发明人： Hsing-Huang Tseng ,  Philip J. Tobin ,  Keith E. Witek

IPC分类号： H01L21/28 ,  H01L21/336 ,  H01L29/08 ,  H01L29/51 ,  H01L21/225 ,  H01L21/3115

CPC分类号： H01L29/513 ,  H01L21/28035 ,  H01L21/28176 ,  H01L21/28238 ,  H01L21/28273 ,  H01L29/0847 ,  H01L29/518 ,  H01L29/66575 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/28211 ,  Y10S438/923

摘要： A semiconductor dielectric (10) is formed by providing a base layer (12) having a surface. A thin interface layer (13) is formed at the surface of the base layer (12). The thin interface layer has a substantial concentration of both nitrogen and fluorine. A thermal oxide layer (14) is formed overlying the interface layer (13). A deposited dielectric layer (16) is formed overlying the thermal oxide layer (14). The deposited dielectric layer (16) is optionally densified by a thermal heat cycle. The deposited dielectric layer (16) has micropores that are misaligned to micropores in the thermal oxide layer (14) to provide enhanced features which the nitrogen/fluorine interface further improves the dielectric's features.

摘要翻译： 通过提供具有表面的基底层（12）形成半导体电介质（10）。 在基层（12）的表面形成有薄界面层（13）。 薄界面层具有氮和氟的显着浓度。 在界面层（13）上形成热氧化层（14）。 沉积的介电层（16）形成在热氧化物层（14）上。 沉积的介电层（16）任选地通过热热循环致密化。 沉积的介电层（16）具有与热氧化物层（14）中的微孔不对准的微孔，以提供增强的特征，氮/氟界面进一步改善电介质的特征。

公开(公告)号：US5580815A

公开(公告)日：1996-12-03

申请号：US200029

申请日：1994-02-22

申请人： Ting C. Hsu ,  Laureen H. Parker ,  David G. Kolar ,  Philip J. Tobin ,  Hsing-Huang Tseng ,  Lisa K. Garling ,  Vida Ilderem

发明人： Ting C. Hsu ,  Laureen H. Parker ,  David G. Kolar ,  Philip J. Tobin ,  Hsing-Huang Tseng ,  Lisa K. Garling ,  Vida Ilderem

IPC分类号： H01L21/32 ,  H01L21/76

CPC分类号： H01L21/32

摘要： An annealed amorphous silicon layer is formed prior to forming field isolation regions when using in a LOCOS field isolation process. The annealed amorphous silicon layer helps to reduce encroachment compared to conventional LOCOS field isolation process and helps to reduce the likelihood of forming pits within a substrate compared to a PBL field isolation process. The annealed amorphous silicon layer may be used in forming field isolation regions that defines the active regions between transistors including MOSFETs and bipolar transistors. Doped silicon or a silicon-rich silicon nitride layer may be used in place of conventional materials. The anneal of the amorphous silicon layer may be performed after forming a silicon nitride layer if the silicon nitride layer is deposited at a temperature no higher than 600 degrees Celsius.

摘要翻译： 在LOCOS场隔离工艺中使用时，形成退火的非晶硅层，形成场隔离区。 退火的非晶硅层有助于减少与常规LOCOS场隔离过程相比的侵蚀，并且有助于降低与PBL场隔离工艺相比在衬底内形成凹坑的可能性。 退火的非晶硅层可以用于形成场隔离区域，其限定包括MOSFET和双极晶体管的晶体管之间的有源区。 可以使用掺杂硅或富硅的氮化硅层代替常规材料。 如果在不高于600摄氏度的温度下沉积氮化硅层，则可以在形成氮化硅层之后执行非晶硅层的退火。

公开(公告)号：US06063698A

公开(公告)日：2000-05-16

申请号：US885433

申请日：1997-06-30

申请人： Hsing-Huang Tseng ,  Philip J. Tobin

发明人： Hsing-Huang Tseng ,  Philip J. Tobin

IPC分类号： H01L21/28 ,  H01L21/336 ,  H01L29/49 ,  H01L29/51 ,  H01L21/3205

CPC分类号： H01L29/6659 ,  H01L21/28176 ,  H01L21/28247 ,  H01L29/4983 ,  H01L21/28194 ,  H01L21/28202 ,  H01L29/517 ,  H01L29/518 ,  H01L29/6656 ,  Y10S438/91

摘要： A method for forming a gate dielectric (14b) begins by providing a substrate (12). A high K dielectric layer (14a) is deposited overlying the substrate (12). The dielectric layer (14a) contains bulk traps (16) and interface traps (18). A polysilicon gate electrode (20) is then patterned and etched overlying the gate dielectric (14a) whereby the plasma etching of the gate electrode (20) results in substrate plasma damage (22). A post gate wet oxidation process is performed between 750.degree. C. and 850.degree. C. to reduce plasma etch damage and trap sites (16, 18) in order to provide an improved gate dielectric (14b). Source and drain electrodes (30) are then formed within the substrate and laterally adjacent the gate electrode (20) to form a transistor device having more consistent threshold voltages, improved subthreshold slope operation, reduced gate to channel leakage, and improved speed of operation.

摘要翻译： 形成栅极电介质（14b）的方法开始于提供衬底（12）。 沉积在基底（12）上的高K电介质层（14a）。 电介质层（14a）包含大量阱（16）和界面阱（18）。 然后将多晶硅栅电极（20）图案化并蚀刻在栅极电介质（14a）上，由此栅电极（20）的等离子体蚀刻导致衬底等离子体损伤（22）。 在750℃至850℃之间进行后门湿氧化处理以减少等离子体蚀刻损伤和捕集位点（16,18），以提供改进的栅极电介质（14b）。 源极和漏极（30）然后形成在衬底内并且横向邻近栅电极（20），以形成具有更一致的阈值电压，改进的亚阈值斜率操作，减小的栅极到沟道泄漏以及改善的操作速度的晶体管器件。

公开(公告)号：US5726087A

公开(公告)日：1998-03-10

申请号：US258360

申请日：1994-06-09

申请人： Hsing-Huang Tseng ,  Philip J. Tobin

发明人： Hsing-Huang Tseng ,  Philip J. Tobin

IPC分类号： H01L21/28 ,  H01L21/336 ,  H01L29/08 ,  H01L29/51 ,  H01L21/318

CPC分类号： H01L21/28185 ,  H01L21/28035 ,  H01L21/28176 ,  H01L21/28238 ,  H01L21/28273 ,  H01L29/0847 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66575 ,  H01L21/28194 ,  H01L21/28211

摘要： A semiconductor dielectric (10) is formed by providing a base layer (12) having a surface. A thin interface layer (13) is formed at the surface of the base layer (12). The thin interface layer has a substantial concentration of one of either nitrogen or fluorine. A thermal oxide layer (14) is formed overlying the interface layer (13). A deposited dielectric layer (16) is formed overlying the thermal oxide layer (14). The deposited dielectric layer (16) is optionally densified by a thermal heat cycle. The deposited dielectric layer (16) has micropores that are misaligned to micropores in the thermal oxide layer (14) to provide enhanced features.

摘要翻译： 通过提供具有表面的基底层（12）形成半导体电介质（10）。 在基层（12）的表面形成有薄界面层（13）。 薄界面层具有大量浓度的氮或氟之一。 在界面层（13）上形成热氧化层（14）。 沉积的介电层（16）形成在热氧化物层（14）上。 沉积的介电层（16）任选地通过热热循环致密化。 沉积的介电层（16）具有与热氧化物层（14）中的微孔不对准的微孔，以提供增强的特征。

公开(公告)号：US5571734A

公开(公告)日：1996-11-05

申请号：US316175

申请日：1994-10-03

申请人： Hsing-Huang Tseng ,  Philip J. Tobin

发明人： Hsing-Huang Tseng ,  Philip J. Tobin

IPC分类号： H01L21/8247 ,  H01L21/28 ,  H01L21/318 ,  H01L21/324 ,  H01L21/336 ,  H01L29/51 ,  H01L29/78 ,  H01L29/788 ,  H01L29/792 ,  H01L21/225 ,  H01L21/3115

CPC分类号： H01L21/28185 ,  H01L21/28176 ,  H01L21/28202 ,  H01L29/513 ,  H01L29/518 ,  H01L21/28211

摘要： This disclosure reveals a manufacturable and controllable method to fabricate a dielectric which increases the device current drive. A nitrogen-containing ambient is used to oxidize a surface of a substrate (10) to form a nitrogen-containing dielectric (12). Then a fluorine-containing specie (F) is introduced, preferably through implanting, into a gate electrode (20) overlying the nitrogen-containing dielectric. The fluorine is then driven into the underlying nitrogen-containing dielectric. A fluorinated nitrogen-containing region (14') is expected to form at the interface between dielectric (12') and substrate (10). The interaction between fluorine and nitrogen increases the peak transconductance as well as the transconductance at a high electric field for the dielectric. Therefore, the overall current drive is increased by this approach.

摘要翻译： 本公开揭示了可制造和可控制的方法来制造增加器件电流驱动的电介质。 使用含氮环境来氧化衬底（10）的表面以形成含氮电介质（12）。 然后，优选通过注入将含氟物质（F）引入覆盖含氮电介质的栅电极（20）中。 然后将氟驱动到下面的含氮电介质中。 期望在电介质（12'）和衬底（10）之间的界面处形成含氟含氮区域（14'）。 氟和氮之间的相互作用增加了在电介质的高电场下的峰跨越以及跨导。 因此，通过这种方法增加了整体目前的驱动力。