利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

104 条记录 (耗时 0.023 秒)

    Devices for the self-adjusting setting of the operating point in amplifier circuits with neuron MOS transistors
    2.
    发明授权
    Devices for the self-adjusting setting of the operating point in amplifier circuits with neuron MOS transistors 失效
    用于具有神经元MOS晶体管的放大器电路中的工作点的自调整设置的装置

    公开(公告)号：US5942912A

    公开(公告)日：1999-08-24

    申请号：US900119

    申请日：1997-07-25

    申请人： Roland Thewes ,  Werner Weber ,  Andreas Luck ,  Doris Schmitt-Landsiedel

    发明人： Roland Thewes ,  Werner Weber ,  Andreas Luck ,  Doris Schmitt-Landsiedel

    IPC分类号： G06G7/12 ,  G11C11/54 ,  H03F1/22 ,  H03F1/30 ,  H03F3/16 ,  H03F3/345 ,  H03G1/00 ,  H03K19/23

    CPC分类号： H03F3/16 ,  H03F1/223 ,  H03F1/301 ,  H03G1/007

    摘要： A defined zero point voltage (V.sub.0), dependent on a settable zero point voltage target value (V.sub.0,soll), is enabled in amplifier stages (1 . . . k) with neuron MOS transistors (T10,1 . . . T10,k). This is generally required because, for example, due to a process-caused charging of the floating gates of the neuron MOS transistors, and due to a capacitively coupled-in voltage from the channel region, an undefined zero point displacement of the transmission characteristic curve results. The devices can be used together with the amplifier stages, e.g. in video and audio technology, in sensor technology, in analog computers, in fuzzy circuits and in neural networks.

    摘要翻译： 依赖于可设定的零点电压目标值（V0，sol1）的定义零点电压（V0）在具有神经元MOS晶体管（T10,1 ... T10，k）的放大器级（1 ... k）中被使能 ）。 这通常是因为，例如，由于神经元MOS晶体管的浮置栅极的处理引起的充电，并且由于来自沟道区的电容耦合电压，传输特性曲线的未定义的零点位移 结果。 这些器件可以与放大器级一起使用，例如， 视频和音频技术，传感器技术，模拟电脑，模糊电路和神经网络。

    Circuit arrangement for realizing logic elements that can be represented by threshold value equations
    5.
    发明授权
    Circuit arrangement for realizing logic elements that can be represented by threshold value equations 失效
    用于实现可由阈值方程表示的逻辑元件的电路布置

    公开(公告)号：US5991789A

    公开(公告)日：1999-11-23

    申请号：US981664

    申请日：1997-12-04

    申请人： Stefan Prange ,  Roland Thewes ,  Erdmute Wohlrab ,  Werner Weber

    发明人： Stefan Prange ,  Roland Thewes ,  Erdmute Wohlrab ,  Werner Weber

    IPC分类号： G06F7/53 ,  G06F7/00 ,  G06F7/50 ,  G06F7/501 ,  G06F7/506 ,  G06F7/52 ,  G06F7/527 ,  H03K19/08 ,  H03K19/20

    CPC分类号： G06F7/5013 ,  G06F7/523 ,  H03K19/0813 ,  G06F2207/4818

    摘要： In a circuit arrangement wherein all logic elements can be represented in the form of a threshold value equation, for this purpose, transistors connected in parallel of a transistor unit are dimensioned in such a way that the cross-currents flowing through the transistors respectively represent a weighted summand of a first term of the threshold value equation. A second term of the threshold value equation is formed by a reference current representing the second term value. An evaluation unit compares an overall current, which results from the sum of cross-currents, with the reference current. The evaluation result is present at an output of the evaluation unit in the form of a stable output signal.

    摘要翻译： PCT No.PCT / DE96 / 00981 Sec。 371 1997年12月4日第 102（e）日期1997年12月4日PCT提交1996年6月4日PCT公布。 公开号WO96 / 42048 日期1996年12月27日在其中所有逻辑元件可以以阈值方程的形式表示的电路布置中，为此，为了将晶体管单元并联连接的晶体管的尺寸设计成使得流过 晶体管分别表示阈值方程的第一项的加权和。 阈值方程的第二项由表示第二项值的参考电流形成。 评估单元将由交叉电流之和产生的总电流与参考电流进行比较。 评估结果以稳定的输出信号的形式出现在评估单元的输出端。

    Circuit for comparing two electrical quantities
    6.
    发明授权
    Circuit for comparing two electrical quantities 失效
    电路比较两个电量

    公开(公告)号：US6166565A

    公开(公告)日：2000-12-26

    申请号：US973348

    申请日：1997-12-04

    申请人： Roland Thewes ,  Stefan Prange ,  Erdmute Wohlrab ,  Werner Weber

    发明人： Roland Thewes ,  Stefan Prange ,  Erdmute Wohlrab ,  Werner Weber

    IPC分类号： G01R19/165 ,  G06F7/501 ,  G06F7/52 ,  G06F7/523 ,  G06F7/53 ,  G06G7/12 ,  G06G7/16 ,  H03K5/08 ,  H03K17/30 ,  H03K5/22

    CPC分类号： G06F7/53 ,  G06F2207/4826

    摘要： The circuit arrangement has two electrical quantities in the form of a first quadrature-axis current component (I.sub.1) and of a second quadrature-axis current component (I.sub.2) that are compared to one another. The circuit arrangement has a first inverter unit (n.sub.1, p.sub.1) and a second inverter unit (n.sub.2, p.sub.2). Respectively one output (50, 52) of the two inverter units ((n.sub.1, p.sub.1, (n.sub.2, p.sub.2)) are coupled to an input of the respectively other inverter unit (52, 53). A reset unit (5) that initiates the comparison of the currents when activated is located between the two outputs of the two inverter units (n.sub.1, p.sub.2). When the reset unit (5) is deactivated, the output datum obtained in the evaluation remains stable.

    摘要翻译： PCT No.PCT / DE96 / 00971 Sec。 371 1997年12月4日第 102（e）1997年12月4日，PCT PCT 1996年6月3日PCT公布。 公开号WO96 / 42049 日期1996年12月27日该电路装置具有彼此进行比较的第一正交轴电流分量（I1）和第二正交轴电流分量（I2）形式的两个电量。 电路装置具有第一逆变器单元（n1，p1）和第二逆变单元（n2，p2）。 分别将两个逆变器单元（（n1，p1，（n2，p2））的一个输出端（50,52）耦合到其他逆变器单元（52,53）的输入端，复位单元（5） 激活时的电流比较位于两个逆变器单元（n1，p2）的两个输出之间，复位单元（5）停用时，评估中得到的输出数据保持稳定。

    Circuit for comparing two electrical quantities provided by a first neuron MOS field effect transistor and a reference source
    7.
    发明授权
    Circuit for comparing two electrical quantities provided by a first neuron MOS field effect transistor and a reference source 失效
    用于比较由第一神经元MOS场效应晶体管和参考源提供的两个电量的电路

    公开(公告)号：US5990709A

    公开(公告)日：1999-11-23

    申请号：US973447

    申请日：1997-12-04

    申请人： Roland Thewes ,  Stefan Prange ,  Erdmute Wohlrab ,  Werner Weber

    发明人： Roland Thewes ,  Stefan Prange ,  Erdmute Wohlrab ,  Werner Weber

    IPC分类号： G06F7/53 ,  G06F7/501 ,  G06F7/52 ,  G06F7/523 ,  H03K5/24 ,  H03K19/20 ,  H03K5/153

    CPC分类号： G06F7/53 ,  H03K5/2481 ,  H03K5/249 ,  G06F2207/4826

    摘要： The circuit arrangement compares a quantity supplied by a first neuron MOS field effect transistor (M1) to a reference quantity that is made available by a reference source (R). A current mirror (SP) is provided therefor, this enabling a comparison of a second current (I.sub.2) supplied by a reference transistor (R) to a first current (I.sub.1) supplied by the first neuron MOS field effect transistor (M1). The evaluator circuit is activated or, respectively, decoupled by a first switch unit (S1) and a second switch unit (S2). What is thereby achieved is that no current flows in the evaluator circuit in the quiescent condition. The comparison result is applied to an inverter unit (IS). Since the inverter unit (IS) is decoupled from the evaluator circuit by the first switch unit (S1), an undefined level is never adjacent at the output (AIS) of the inverter unit (IS). This can be advantageously utilized in the further data processing in following stages.

    摘要翻译： PCT No.PCT / DE96 / 00972 Sec。 371 1997年12月4日第 102（e）1997年12月4日，PCT PCT 1996年6月3日PCT公布。 公开号WO96 / 42050 PCT 日期1996年12月27日电路装置将由第一神经元MOS场效应晶体管（M1）提供的量与由参考源（R）可用的参考量进行比较。 为此提供电流镜（SP），这使得能够将由参考晶体管（R）提供的第二电流（I2）与由第一神经元MOS场效应晶体管（M1）提供的第一电流（I1）进行比较。 评估器电路被第一开关单元（S1）和第二开关单元（S2）分别激活或分离。 由此实现的是在静态条件下在评估器电路中没有电流流动。 比较结果应用于逆变器单元（IS）。 由于逆变器单元（IS）由第一开关单元（S1）与评估器电路分离，所以在逆变器单元（IS）的输出（AIS）处，未定义的电平从不相邻。 这可以有利地用于后续阶段的进一步数据处理。

    Threshold logic circuit with low space requirement
    8.
    发明授权
    Threshold logic circuit with low space requirement 失效
    具有低空间要求的阈值逻辑电路

    公开(公告)号：US5986464A

    公开(公告)日：1999-11-16

    申请号：US959257

    申请日：1997-10-29

    申请人： Andreas Luck ,  Roland Thewes ,  Werner Weber

    发明人： Andreas Luck ,  Roland Thewes ,  Werner Weber

    IPC分类号： G06G7/60 ,  G06F7/52 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/78 ,  H01L29/788 ,  H01L29/792 ,  H03K19/20 ,  H03K19/23

    CPC分类号： G06F7/53 ,  G06F2207/4826

    摘要： A threshold logic circuit with a low space requirement includes a first and at least one second circuit portion, each of which has an evaluator circuit and at least two branches to be evaluated. A partial sum signal formed in the first circuit portion is jointly used for the at least one second circuit portion and is not formed separately in each case. The main advantage is a low chip area consumption.

    摘要翻译： 具有低空间要求的阈值逻辑电路包括第一和至少一个第二电路部分，每个第二电路部分具有评估器电路和至少两个待评估的分支。 形成在第一电路部分中的部分和信号被共同用于至少一个第二电路部分，并且在每种情况下都不分开形成。 主要优点是芯片面积消耗低。

    Threshold logic with improved signal-to-noise ratio
    9.
    发明授权
    Threshold logic with improved signal-to-noise ratio 失效
    具有提高信噪比的阈值逻辑

    公开(公告)号：US6078190A

    公开(公告)日：2000-06-20

    申请号：US117760

    申请日：1998-08-06

    申请人： Werner Weber ,  Roland Thewes ,  Andreas Luck

    发明人： Werner Weber ,  Roland Thewes ,  Andreas Luck

    IPC分类号： G06F7/53 ,  G06F7/501 ,  G06F7/52 ,  G06F7/523 ,  G06N3/06 ,  H03K17/30 ,  H03K19/00 ,  H03K19/08 ,  H03K19/20 ,  H03K19/23 ,  H03K19/094

    CPC分类号： G06F7/53 ,  H03K19/0027 ,  H03K19/0813 ,  G06F2207/4826

    摘要： The threshold value logic has a non-inverting circuit path (S) that and an inverting circuit path (S') are connected to at least one comparative weighting subcircuit (BC, BS). The non-inverting circuit path and the inverting circuit path preferably are of identical construction and each contain at least one neuron transistor (NT1, NT1'). The corresponding neuron transistor gates in the non-inverting circuit path and in the inverting circuit path are driven inversely with respect to one another.

    摘要翻译： PCT No.PCT / DE97 / 00355 Sec。 371日期1998年8月6日 102（e）1998年8月6日PCT PCT 1997年2月27日提交PCT公布。 公开号WO97 / 33372 日期1997年9月12日阈值逻辑具有非反相电路路径（S），并且反相电路路径（S'）连接到至少一个比较加权子电路（BC，BS）。 非反相电路路径和反相电路路径优选地具有相同的结构，并且每个包含至少一个神经元晶体管（NT1，NT1'）。 非反相电路路径和反相电路路径中相应的神经元晶体管栅极彼此相反地驱动。