利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

41 条记录 (耗时 0.031 秒)

    High voltage device with a parallel resistor
    1.
    发明授权
    High voltage device with a parallel resistor 有权
    具有并联电阻的高压器件

    公开(公告)号：US08624322B1

    公开(公告)日：2014-01-07

    申请号：US13551262

    申请日：2012-07-17

    申请人： Ru-Yi Su ,  Fu-Chih Yang ,  Chun Lin Tsai ,  Ker Hsiao Huo ,  Jen-Hao Yeh ,  Chun-Wei Hsu

    发明人： Ru-Yi Su ,  Fu-Chih Yang ,  Chun Lin Tsai ,  Ker Hsiao Huo ,  Jen-Hao Yeh ,  Chun-Wei Hsu

    IPC分类号： H01L23/62 ,  H01L21/8234

    CPC分类号： H01L27/0629

    摘要： Provided is a high voltage semiconductor device. The high voltage semiconductor device includes a transistor having a gate, a source, and a drain. The source and the drain are formed in a doped substrate and are separated by a drift region of the substrate. The gate is formed over the drift region and between the source and the drain. The transistor is configured to handle high voltage conditions that are at least a few hundred volts. The high voltage semiconductor device includes a dielectric structure formed between the source and the drain of the transistor. The dielectric structure protrudes into and out of the substrate. Different parts of the dielectric structure have uneven thicknesses. The high voltage semiconductor device includes a resistor formed over the dielectric structure. The resistor has a plurality of winding segments that are substantially evenly spaced apart.

    摘要翻译： 提供高压半导体器件。 高电压半导体器件包括具有栅极，源极和漏极的晶体管。 源极和漏极形成在掺杂衬底中并且由衬底的漂移区域分离。 栅极形成在漂移区域上以及源极和漏极之间。 晶体管被配置为处理至少几百伏特的高电压条件。 高电压半导体器件包括在晶体管的源极和漏极之间形成的电介质结构。 电介质结构突出进出基板。 电介质结构的不同部分具有不均匀的厚度。 高电压半导体器件包括在电介质结构上形成的电阻器。 电阻器具有大致均匀间隔开的多个绕组段。

    HIGH VOLTAGE DEVICE WITH A PARALLEL RESISTOR
    2.
    发明申请
    HIGH VOLTAGE DEVICE WITH A PARALLEL RESISTOR 有权
    具有并联电阻的高电压装置

    公开(公告)号：US20140021560A1

    公开(公告)日：2014-01-23

    申请号：US13551262

    申请日：2012-07-17

    申请人： Ru-Yi Su ,  Fu-Chih Yang ,  Chun Lin Tsai ,  Ker Hsiao Huo ,  Jen-Hao Yeh ,  Chun-Wei Hsu

    发明人： Ru-Yi Su ,  Fu-Chih Yang ,  Chun Lin Tsai ,  Ker Hsiao Huo ,  Jen-Hao Yeh ,  Chun-Wei Hsu

    IPC分类号： H01L27/06 ,  H01L21/8234

    CPC分类号： H01L27/0629

    摘要： Provided is a high voltage semiconductor device. The high voltage semiconductor device includes a transistor having a gate, a source, and a drain. The source and the drain are formed in a doped substrate and are separated by a drift region of the substrate. The gate is formed over the drift region and between the source and the drain. The transistor is configured to handle high voltage conditions that are at least a few hundred volts. The high voltage semiconductor device includes a dielectric structure formed between the source and the drain of the transistor. The dielectric structure protrudes into and out of the substrate. Different parts of the dielectric structure have uneven thicknesses. The high voltage semiconductor device includes a resistor formed over the dielectric structure. The resistor has a plurality of winding segments that are substantially evenly spaced apart.

    摘要翻译： 提供高压半导体器件。 高电压半导体器件包括具有栅极，源极和漏极的晶体管。 源极和漏极形成在掺杂衬底中并且由衬底的漂移区域分离。 栅极形成在漂移区域上以及源极和漏极之间。 晶体管被配置为处理至少几百伏特的高电压条件。 高电压半导体器件包括在晶体管的源极和漏极之间形成的电介质结构。 电介质结构突出进出基板。 电介质结构的不同部分具有不均匀的厚度。 高电压半导体器件包括在电介质结构上形成的电阻器。 电阻器具有大致均匀间隔开的多个绕组段。

    Method of forming a semiconductor structure
    5.
    发明授权
    Method of forming a semiconductor structure 有权
    形成半导体结构的方法

    公开(公告)号：US08697505B2

    公开(公告)日：2014-04-15

    申请号：US13233356

    申请日：2011-09-15

    申请人： Po-Chih Chen ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Fu-Chih Yang ,  Chun Lin Tsai

    发明人： Po-Chih Chen ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Fu-Chih Yang ,  Chun Lin Tsai

    IPC分类号： H01L21/338

    CPC分类号： H01L29/7784 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/66462 ,  H01L29/778 ,  H01L29/7787

    摘要： A semiconductor structure is disclosed. The semiconductor structure includes a first layer. A second layer is disposed on the first layer and different from the first layer in composition. An interface is between the first layer and the second layer. A third layer is disposed on the second layer. A gate is disposed on the third layer. A source feature and a drain feature are disposed on opposite sides of the gate. Each of the source feature and the drain feature includes a corresponding metal feature at least partially embedded in the second and the third layer. A corresponding intermetallic compound underlies each metal feature. Each intermetallic compound contacts a carrier channel located at the interface.

    摘要翻译： 公开了半导体结构。 半导体结构包括第一层。 第二层设置在第一层上并且与组合物中的第一层不同。 界面在第一层和第二层之间。 第三层设置在第二层上。 门设置在第三层上。 源极特征和漏极特征设置在栅极的相对侧上。 源特征和漏极特征中的每一个包括至少部分地嵌入第二和第三层中的对应金属特征。 相应的金属间化合物是每个金属特征的基础。 每个金属间化合物接触位于界面处的载体通道。

    Semiconductor structure and method of forming the same
    6.
    发明授权
    Semiconductor structure and method of forming the same 有权
    半导体结构及其形成方法

    公开(公告)号：US08507920B2

    公开(公告)日：2013-08-13

    申请号：US13180268

    申请日：2011-07-11

    申请人： Po-Chih Chen ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Fu-Chih Yang ,  Chun Lin Tsai

    发明人： Po-Chih Chen ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Fu-Chih Yang ,  Chun Lin Tsai

    IPC分类号： H01L29/778

    CPC分类号： H01L27/11578 ,  H01L21/28575 ,  H01L27/11565 ,  H01L29/0891 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/42376 ,  H01L29/452 ,  H01L29/66462 ,  H01L29/7787

    摘要： An embodiment of the disclosure includes a semiconductor structure. The semiconductor structure includes a first III-V compound layer. A second III-V compound layer is disposed on the first III-V compound layer and different from the first III-V compound layer in composition. An interface is defined between the first III-V compound layer and the second III-V compound layer. A gate is disposed on the second III-V compound layer. A source feature and a drain feature are disposed on opposite side of the gate. Each of the source feature and the drain feature includes a corresponding metal feature at least partially embedded in the second III-V compound layer. A corresponding intermetallic compound underlies each metal feature. Each intermetallic compound contacts a carrier channel located at the interface.

    摘要翻译： 本公开的实施例包括半导体结构。 半导体结构包括第一III-V族化合物层。 第二III-V化合物层设置在第一III-V化合物层上，并且与组合物中的第一III-V化合物层不同。 在第一III-V化合物层和第二III-V化合物层之间界定界面。 栅极设置在第二III-V复合层上。 源极特征和漏极特征设置在栅极的相对侧上。 源特征和漏极特征中的每一个包括至少部分地嵌入第二III-V化合物层中的对应金属特征。 相应的金属间化合物是每个金属特征的基础。 每个金属间化合物接触位于界面处的载体通道。

    METHOD OF FORMING A SEMICONDUCTOR STRUCTURE
    7.
    发明申请
    METHOD OF FORMING A SEMICONDUCTOR STRUCTURE 有权
    形成半导体结构的方法

    公开(公告)号：US20130069116A1

    公开(公告)日：2013-03-21

    申请号：US13233356

    申请日：2011-09-15

    申请人： Po-Chih Chen ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Fu-Chih Yang ,  Chun Lin Tsai

    发明人： Po-Chih Chen ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Fu-Chih Yang ,  Chun Lin Tsai

    IPC分类号： H01L29/778 ,  H01L21/335

    CPC分类号： H01L29/7784 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/66462 ,  H01L29/778 ,  H01L29/7787

    摘要： A semiconductor structure is disclosed. The semiconductor structure includes a first layer. A second layer is disposed on the first layer and different from the first layer in composition. An interface is between the first layer and the second layer. A third layer is disposed on the second layer. A gate is disposed on the third layer. A source feature and a drain feature are disposed on opposite sides of the gate. Each of the source feature and the drain feature includes a corresponding metal feature at least partially embedded in the second and the third layer. A corresponding intermetallic compound underlies each metal feature. Each intermetallic compound contacts a carrier channel located at the interface.

    摘要翻译： 公开了半导体结构。 半导体结构包括第一层。 第二层设置在第一层上并且与组合物中的第一层不同。 界面在第一层和第二层之间。 第三层设置在第二层上。 门设置在第三层上。 源极特征和漏极特征设置在栅极的相对侧上。 源特征和漏极特征中的每一个包括至少部分地嵌入第二和第三层中的对应金属特征。 相应的金属间化合物是每个金属特征的基础。 每个金属间化合物接触位于界面处的载体通道。

    Semiconductor structure and method of forming the same
    10.
    发明授权
    Semiconductor structure and method of forming the same 有权
    半导体结构及其形成方法

    公开(公告)号：US09018677B2

    公开(公告)日：2015-04-28

    申请号：US13270502

    申请日：2011-10-11

    申请人： Fu-Wei Yao ,  Chun-Wei Hsu ,  Chen-Ju Yu ,  Jiun-Lei Jerry Yu ,  Fu-Chih Yang ,  Chih-Wen Hsiung

    发明人： Fu-Wei Yao ,  Chun-Wei Hsu ,  Chen-Ju Yu ,  Jiun-Lei Jerry Yu ,  Fu-Chih Yang ,  Chih-Wen Hsiung

    IPC分类号： H01L29/66 ,  H01L31/06 ,  H01L31/0256 ,  H01L21/338 ,  H01L21/02 ,  H01L29/778 ,  H01L29/20

    CPC分类号： H01L21/0262 ,  H01L21/0254 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787

    摘要： A semiconductor structure includes a first III-V compound layer. A second III-V compound layer is disposed on the first III-V compound layer and different from the first III-V compound layer in composition. A carrier channel is located between the first III-V compound layer and the second III-V compound layer. A source feature and a drain feature are disposed on the second III-V compound layer. A gate electrode is disposed over the second III-V compound layer between the source feature and the drain feature. A carrier channel depleting layer is disposed on the second III-V compound layer. The carrier channel depleting layer is deposited using plasma and a portion of the carrier channel depleting layer is under at least a portion of the gate electrode.

    摘要翻译： 半导体结构包括第一III-V族化合物层。 第二III-V化合物层设置在第一III-V化合物层上，并且与组合物中的第一III-V化合物层不同。 载体通道位于第一III-V化合物层和第二III-V化合物层之间。 源特征和漏极特征设置在第二III-V复合层上。 栅电极设置在源特征和漏极特征之间的第二III-V化合物层之上。 载体通道耗尽层设置在第二III-V化合物层上。 使用等离子体沉积载流子通道耗尽层，并且载流子通道耗尽层的一部分位于栅电极的至少一部分之下。