公开(公告)号：US10553449B2

公开(公告)日：2020-02-04

申请号：US15700491

申请日：2017-09-11

申请人： SAMSUNG ELECTRONICS CO., LTD.

发明人： Sun-Hye Hwang ,  Youn-Joung Cho ,  Won-Woong Chung ,  Nam-Gun Kim ,  Kong-Soo Lee ,  Badro Im ,  Yoon-Chul Cho

IPC分类号： H01L21/3213 ,  H01L21/311

摘要： A method of forming a pattern includes forming an etch target layer on a substrate, forming sacrificial patterns on the etch target layer, the sacrificial patterns including a carbon-containing material, providing a silicon-sulfur compound or a sulfur-containing gas onto the sacrificial patterns to form a seed layer, providing a silicon precursor onto the seed layer to form silicon-containing mask patterns, and at least partially etching the etch target layer using the mask patterns.

公开(公告)号：US20140158964A1

公开(公告)日：2014-06-12

申请号：US13966423

申请日：2013-08-14

申请人： Samsung Electronics Co., Ltd.

发明人： Jae-Jong HAN ,  Yoon-Goo Kang ,  Won-Seok Yoo ,  Kong-Soo Lee ,  Han-Jin Lim ,  Seong-Hoon Jeong

IPC分类号： H01L45/00

CPC分类号： H01L27/2409 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144

摘要： A semiconductor device includes a lower interconnection having second conductivity-type impurities on a substrate having first conductivity-type impurities. A switching device is on the lower interconnection. A first blocking layer is provided between the lower interconnection and the switching device. The first blocking layer includes carbon (C), germanium (Ge), or a combination thereof. A second blocking layer may be provided between the substrate and the lower interconnection.

摘要翻译： 半导体器件包括在具有第一导电型杂质的衬底上的具有第二导电类型杂质的下互连。 开关装置在较低的互连上。 第一阻挡层设置在下互连和开关器件之间。 第一阻挡层包括碳（C），锗（Ge）或其组合。 第二阻挡层可以设置在基板和下部互连件之间。

公开(公告)号：US09646971B2

公开(公告)日：2017-05-09

申请号：US15162912

申请日：2016-05-24

申请人： Samsung Electronics Co., Ltd.

发明人： Dong-Hyun Im ,  Han-Jin Lim ,  Jin-Won Ma ,  Kong-Soo Lee ,  Ki-Vin Im

IPC分类号： H01L27/108 ,  H01L23/535 ,  H01L23/528 ,  H01L23/532 ,  H01L23/522 ,  H01L29/06

CPC分类号： H01L27/10814 ,  B82Y10/00 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53257 ,  H01L23/53261 ,  H01L23/53271 ,  H01L23/535 ,  H01L27/10823 ,  H01L27/10852 ,  H01L28/90 ,  H01L29/0676 ,  H01L29/66439 ,  H01L29/775

摘要： Semiconductor devices and fabricating methods thereof are provided. A semiconductor device may include a substrate, a metal layer on the substrate, a seed layer on the metal layer, a nanowire including a pillar shape on the seed layer, a dielectric film conformally covering the nanowire, and an electrode film on the dielectric film.

公开(公告)号：US09202844B2

公开(公告)日：2015-12-01

申请号：US13966423

申请日：2013-08-14

申请人： Samsung Electronics Co., Ltd.

发明人： Jae-Jong Han ,  Yoon-Goo Kang ,  Won-Seok Yoo ,  Kong-Soo Lee ,  Han-Jin Lim ,  Seong-Hoon Jeong

IPC分类号： H01L27/24 ,  H01L45/00

CPC分类号： H01L27/2409 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144

摘要： A semiconductor device includes a lower interconnection having second conductivity-type impurities on a substrate having first conductivity-type impurities. A switching device is on the lower interconnection. A first blocking layer is provided between the lower interconnection and the switching device. The first blocking layer includes carbon (C), germanium (Ge), or a combination thereof. A second blocking layer may be provided between the substrate and the lower interconnection.

摘要翻译： 半导体器件包括在具有第一导电型杂质的衬底上的具有第二导电类型杂质的下互连。 开关装置在较低的互连上。 第一阻挡层设置在下互连和开关器件之间。 第一阻挡层包括碳（C），锗（Ge）或其组合。 第二阻挡层可以设置在基板和下部互连件之间。

公开(公告)号：US08987694B2

公开(公告)日：2015-03-24

申请号：US13729742

申请日：2012-12-28

申请人： Samsung Electronics Co., Ltd.

发明人： Jae-Jong Han ,  Kong-Soo Lee ,  Yoon-Goo Kang ,  Ho-Kyun An ,  Seong-Hoon Jeong

IPC分类号： H01L29/02 ,  H01L45/00 ,  H01L27/102 ,  H01L27/24 ,  H01L27/10

CPC分类号： H01L45/04 ,  H01L27/101 ,  H01L27/1021 ,  H01L27/2409 ,  H01L45/06 ,  H01L45/124 ,  H01L45/141 ,  H01L45/143 ,  H01L45/144

摘要： Semiconductor devices, and methods of manufacturing the same, include a field region in a semiconductor substrate to define an active region. An interlayer insulating layer is on the semiconductor substrate. A semiconductor pattern is within a hole vertically extending through the interlayer insulating layer. The semiconductor pattern is in contact with the active region. A barrier region is between the semiconductor pattern and the interlayer insulating layer. The barrier region includes a first buffer dielectric material and a barrier dielectric material. The first buffer dielectric material is between the barrier dielectric material and the semiconductor pattern, and the barrier dielectric material is spaced apart from both the semiconductor pattern and the active region.

摘要翻译： 半导体器件及其制造方法包括半导体衬底中的场区以限定有源区。 层间绝缘层位于半导体衬底上。 半导体图案在垂直延伸穿过层间绝缘层的孔内。 半导体图案与有源区域接触。 阻挡区域在半导体图案和层间绝缘层之间。 阻挡区域包括第一缓冲介电材料和阻挡介电材料。 第一缓冲电介质材料在阻挡介电材料和半导体图案之间，并且阻挡介电材料与半导体图案和有源区两者间隔开。