利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

7 条记录 (耗时 0.013 秒)

    Integrated circuit devices with capacitor and methods of manufacturing the same
    2.
    发明授权
    Integrated circuit devices with capacitor and methods of manufacturing the same 有权
    具有电容器的集成电路器件及其制造方法

    公开(公告)号：US09111953B2

    公开(公告)日：2015-08-18

    申请号：US13790773

    申请日：2013-03-08

    申请人： Samsung Electronics Co., Ltd.

    发明人： Dongkyun Park ,  Mansug Kang ,  Hyongsoo Kim ,  Sangjun Park ,  Kukhan Yoon

    IPC分类号： H01L49/02 ,  H01L27/108

    CPC分类号： H01L28/60 ,  H01L27/10852 ,  H01L27/10894 ,  H01L28/91 ,  H01L28/92

    摘要： An integrated circuit device with capacitors and methods of forming the integrated circuit device are provided. The methods may include forming a first lower capacitor electrode pattern on an inner surface of a hole in a mold layer. The first lower capacitor electrode pattern may have a hollow cylindrical shape and an opening in an upper surface. The method may further include forming a second lower capacitor electrode pattern plugging the opening and an upper surface of the second lower capacitor electrode pattern may be planar. The first and the second lower capacitor electrode patterns may comprise a lower capacitor electrode including a void. Additionally, the method may include removing the mold layer to expose the lower capacitor electrode, forming a dielectric layer on the lower capacitor electrode, and forming an upper capacitor electrode layer on the dielectric layer.

    摘要翻译： 提供具有电容器的集成电路器件和形成集成电路器件的方法。 所述方法可以包括在模具层中的孔的内表面上形成第一低电容电极图案。 第一较低电容器电极图案可以具有中空圆柱形形状和在上表面中的开口。 该方法还可以包括形成插入开口的第二下电容器电极图案，并且第二下电容器电极图案的上表面可以是平面的。 第一和第二下部电容器电极图案可以包括包括空隙的下部电容器电极。 此外，该方法可以包括去除模具层以暴露下电容器电极，在下电容器电极上形成介电层，并在电介质层上形成上电容器电极层。

    Methods for forming fine patterns of a semiconductor device
    3.
    发明授权
    Methods for forming fine patterns of a semiconductor device 有权
    用于形成半导体器件的精细图案的方法

    公开(公告)号：US08785319B2

    公开(公告)日：2014-07-22

    申请号：US13799125

    申请日：2013-03-13

    申请人： Samsung Electronics Co., Ltd.

    发明人： Joon-Soo Park ,  Kukhan Yoon ,  Joon Kim ,  Cheolhong Kim ,  Seokwoo Nam

    IPC分类号： H01L21/4763

    CPC分类号： H01L21/3083 ,  H01L21/0331 ,  H01L21/0337 ,  H01L21/31144 ,  H01L27/10817 ,  H01L27/10891 ,  H01L27/11556 ,  H01L27/24 ,  H01L28/91

    摘要： Methods of forming fine patterns are provided. The methods may include forming first hard mask patterns extending in a first direction on a lower layer, forming second hard mask patterns filling gap regions between the first hard mask patterns, forming first mask patterns extending in a second direction perpendicular to the first direction on the first and second hard mask patterns, etching the first hard mask patterns using the first mask patterns as etch masks to form first openings, forming second mask patterns filling the first openings and extending in the second direction, and etching the second hard mask patterns using the second mask patterns as etch masks to form second openings spaced apart from the first openings in a diagonal direction with respect to the first direction.

    摘要翻译： 提供形成精细图案的方法。 所述方法可以包括形成在下层上沿着第一方向延伸的第一硬掩模图案，形成填充第一硬掩模图案之间的间隙区域的第二硬掩模图案，形成沿垂直于第一方向的第二方向延伸的第一掩模图案 第一和第二硬掩模图案，使用第一掩模图案蚀刻第一硬掩模图案作为蚀刻掩模以形成第一开口，形成填充第一开口并在第二方向上延伸的第二掩模图案，以及使用 第二掩模图案作为蚀刻掩模，以在相对于第一方向的对角线方向上形成与第一开口间隔开的第二开口。

    INTEGRATED CIRCUIT DEVICES WITH CAPACITOR AND METHODS OF MANUFACTURING THE SAME
    5.
    发明申请
    INTEGRATED CIRCUIT DEVICES WITH CAPACITOR AND METHODS OF MANUFACTURING THE SAME 有权
    具有电容器的集成电路装置及其制造方法

    公开(公告)号：US20130277802A1

    公开(公告)日：2013-10-24

    申请号：US13790773

    申请日：2013-03-08

    申请人： SAMSUNG ELECTRONICS CO., LTD.

    发明人： Dongkyun Park ,  Mansug Kang ,  Hyongsoo Kim ,  Sangjun Park ,  Kukhan Yoon

    IPC分类号： H01L49/02

    CPC分类号： H01L28/60 ,  H01L27/10852 ,  H01L27/10894 ,  H01L28/91 ,  H01L28/92

    摘要： An integrated circuit device with capacitors and methods of forming the integrated circuit device are provided. The methods may include forming a first lower capacitor electrode pattern on an inner surface of a hole in a mold layer. The first lower capacitor electrode pattern may have a hollow cylindrical shape and an opening in an upper surface. The method may further include forming a second lower capacitor electrode pattern plugging the opening and an upper surface of the second lower capacitor electrode pattern may be planar. The first and the second lower capacitor electrode patterns may comprise a lower capacitor electrode including a void. Additionally, the method may include removing the mold layer to expose the lower capacitor electrode, forming a dielectric layer on the lower capacitor electrode, and forming an upper capacitor electrode layer on the dielectric layer.

    摘要翻译： 提供具有电容器的集成电路器件和形成集成电路器件的方法。 所述方法可以包括在模具层中的孔的内表面上形成第一低电容电极图案。 第一较低电容器电极图案可以具有中空圆柱形形状和在上表面中的开口。 该方法还可以包括形成插入开口的第二下电容器电极图案，并且第二下电容器电极图案的上表面可以是平面的。 第一和第二下部电容器电极图案可以包括包括空隙的下部电容器电极。 此外，该方法可以包括去除模具层以暴露下电容器电极，在下电容器电极上形成电介质层，并在电介质层上形成上电容器电极层。

    Semiconductor memory devices and methods of forming the same
    6.
    发明授权
    Semiconductor memory devices and methods of forming the same 有权
    半导体存储器件及其形成方法

    公开(公告)号：US09287349B2

    公开(公告)日：2016-03-15

    申请号：US13688840

    申请日：2012-11-29

    申请人： Samsung Electronics Co., Ltd.

    发明人： Hyong-Soo Kim ,  Byoung-Yong Gwak ,  Kukhan Yoon

    IPC分类号： H01L49/02 ,  H01L27/108 ,  H01L43/12 ,  H01L29/02

    CPC分类号： H01L28/60 ,  H01L27/10805 ,  H01L27/10852 ,  H01L28/91

    摘要： According to example embodiments of inventive concepts, method of forming a semiconductor memory devices includes sequentially forming a first mold layer, a first support layer, a second mold layer, and a second support layer on a substrate, forming lower electrodes penetrating the second support layer, the second mold layer, the first support layer, and the first mold layer on the substrate, patterning the second support layer to form a second support pattern including an opening, removing the second mold layer to expose portions of sidewalls of the lower electrodes, and etching the exposed sidewalls of the lower electrodes.

    摘要翻译： 根据本发明构思的示例性实施例，形成半导体存储器件的方法包括在衬底上顺序地形成第一模具层，第一支撑层，第二模具层和第二支撑层，形成穿透第二支撑层的下部电极 第二模具层，第一支撑层和第一模具层，图案化第二支撑层以形成包括开口的第二支撑图案，去除第二模具层以暴露下部电极的侧壁部分， 并蚀刻下电极的暴露的侧壁。

    Methods for forming fine patterns of a semiconductor device
    7.
    发明授权
    Methods for forming fine patterns of a semiconductor device 有权
    用于形成半导体器件的精细图案的方法

    公开(公告)号：US08614148B2

    公开(公告)日：2013-12-24

    申请号：US13733376

    申请日：2013-01-03

    申请人： Samsung Electronics Co., Ltd.

    发明人： Joon-Soo Park ,  Jongchul Park ,  Cheolhong Kim ,  Seokwoo Nam ,  Kukhan Yoon

    IPC分类号： H01L21/02

    CPC分类号： H01L21/308 ,  H01L21/0337 ,  H01L27/10852 ,  H01L28/92

    摘要： A method may include forming first hard mask patterns and second hard mask patterns extending in a first direction and repeatedly and alternately arranged on a lower layer, forming third mask patterns extending in a second direction perpendicular to the first direction on the first and second hard mask patterns, etching the first hard mask patterns using the third mask patterns to form first openings, forming filling patterns filling the first openings and gap regions between the third mask patterns, forming spacers on both sidewalls of each of the filling patterns, after removing the third mask patterns, and etching the second hard mask patterns using the filling patterns and the spacers to form second openings.

    摘要翻译： 一种方法可以包括形成第一硬掩模图案和在第一方向上延伸并重复并交替地布置在下层上的第一硬掩模图案和第二硬掩模图案，在第一和第二硬掩模上形成沿垂直于第一方向的第二方向延伸的第三掩模图案 使用第三掩模图案蚀刻第一硬掩模图案以形成第一开口，形成填充第一开口和第三掩模图案之间的间隙区域的填充图案，在移除第三掩模图案的每个填充图案的两个侧壁上之后形成间隔物 掩模图案，并且使用填充图案和间隔件蚀刻第二硬掩模图案以形成第二开口。