利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

9 条记录 (耗时 0.015 秒)

    Protective liner for isolation trench side walls and method
    1.
    发明授权
    Protective liner for isolation trench side walls and method 有权
    隔离沟侧墙保护衬垫及方法

    公开(公告)号：US6143625A

    公开(公告)日：2000-11-07

    申请号：US151374

    申请日：1998-09-10

    申请人： Ih-Chin Chen ,  Amitava Chatterjee ,  Somnath S. Nag

    发明人： Ih-Chin Chen ,  Amitava Chatterjee ,  Somnath S. Nag

    IPC分类号： H01L21/762 ,  H01L21/76

    CPC分类号： H01L21/76224 ,  Y10S148/05

    摘要： An isolation trench (60) may comprise a trench (20) formed in a semiconductor layer (12). A barrier layer (22) may be formed along the trench (20). A protective liner (50) may be formed over the barrier layer (22). The protective liner (50) may comprise a chemically deposited oxide. A high density layer of insulation material (55) may be formed in the trench (20) over the protective liner (50).

    摘要翻译： 隔离沟槽（60）可以包括形成在半导体层（12）中的沟槽（20）。 阻挡层（22）可以沿着沟槽（20）形成。 可以在阻挡层（22）上方形成保护衬垫（50）。 保护性衬垫（50）可以包括化学沉积的氧化物。 绝缘材料（55）的高密度层可以形成在保护衬垫（50）上的沟槽（20）中。

    In-situ liner for isolation trench side walls and method
    3.
    发明授权
    In-situ liner for isolation trench side walls and method 有权
    用于隔离沟槽侧壁的原位衬垫及方法

    公开(公告)号：US06306725B1

    公开(公告)日：2001-10-23

    申请号：US09569505

    申请日：2000-05-11

    申请人： Somnath S. Nag ,  Amitava Chatterjee

    发明人： Somnath S. Nag ,  Amitava Chatterjee

    IPC分类号： H01L2176

    CPC分类号： H01L21/76224

    摘要： An isolation trench (60) comprising a trench (20) formed in a semiconductor layer (12). A barrier layer (22) may be formed along the trench (20). A layer (50) of an insulation material may be formed over the barrier layer (22). A high density layer (55) of the insulation material may be formed in the trench (20) over the layer (50).

    摘要翻译： 一种隔离沟槽（60），包括形成在半导体层（12）中的沟槽（20）。 阻挡层（22）可以沿着沟槽（20）形成。 可以在阻挡层（22）的上方形成绝缘材料层（50）。 绝缘材料的高密度层（55）可以形成在层（50）上方的沟槽（20）中。

    Air-bridge integration scheme for reducing interconnect delay
    4.
    发明授权
    Air-bridge integration scheme for reducing interconnect delay 有权
    降低互连延迟的气桥整合方案

    公开(公告)号：US06297125B1

    公开(公告)日：2001-10-02

    申请号：US09233252

    申请日：1999-01-19

    申请人： Somnath S. Nag ,  Amitava Chatterjee ,  Girish A. Dixit

    发明人： Somnath S. Nag ,  Amitava Chatterjee ,  Girish A. Dixit

    IPC分类号： H01L2176

    CPC分类号： H01L21/7682

    摘要： Air-bridges are formed at controlled lateral separations using the extremely high HF etch rate of a gap-fill spin-on-glass such as uncured hydrogen silsequioxane (HSQ) in combination with other dielectrics having a much slower etch rate in HF. The advantages of an air-bridge system with controlled lateral separations include providing an interconnect isolation dielectric which meets all requirements for sub-0.5 micron technologies and providing a device with reduced reliability problems.

    摘要翻译： 使用间隙填充旋涂玻璃（例如未固化的氢硅氧烷（HSQ））的非常高的HF蚀刻速率与HF中具有慢得多的蚀刻速率的其它电介质组合，以可控的横向间隔形成空气桥。 具有受控横向分离的空气桥系统的优点包括提供互补隔离电介质，其满足对于0.5微米以下技术的所有要求，并提供具有降低的可靠性问题的装置。

    Process scheme to form controlled airgaps between interconnect lines to reduce capacitance
    6.
    发明授权
    Process scheme to form controlled airgaps between interconnect lines to reduce capacitance 失效
    在互连线之间形成受控气隙的过程方案，以减少电容

    公开(公告)号：US06204200B1

    公开(公告)日：2001-03-20

    申请号：US09064374

    申请日：1998-04-22

    申请人： Benjamin P. Shieh ,  Somnath S. Nag ,  Richard S. List

    发明人： Benjamin P. Shieh ,  Somnath S. Nag ,  Richard S. List

    IPC分类号： H01L2131

    CPC分类号： H01L21/02274 ,  H01L21/02164 ,  H01L21/31053 ,  H01L21/3124 ,  H01L21/7682

    摘要： A process for forming controlled airgaps (22) between metal lines (16). A two-step high density plasma (HDP) chemical vapor deposition (CVD) process is used to form the silicon dioxide dielectric layer (20) with the controlled airgaps (22). The first step involves a high gas flow and low substrate bias conditions to deposit silicon dioxide with a high deposition to sputter etch ratio. The second step uses a low gas flow and high substrate bias condition to increase the sputter component of the deposition.

    摘要翻译： 一种用于在金属线（16）之间形成受控气隙（22）的方法。 使用两步高密度等离子体（HDP）化学气相沉积（CVD）工艺来形成具有受控气隙（22）的二氧化硅介电层（20）。 第一步涉及高气体流动和低衬底偏置条件，以沉积二氧化硅以高沉积溅射蚀刻比。 第二步使用低气流和高衬底偏压条件来增加沉积物的溅射成分。

    Interlevel dielectrics with reduced dielectric constant
    7.
    发明授权
    Interlevel dielectrics with reduced dielectric constant 失效
    具有降低的介电常数的层间电介质

    公开(公告)号：US06127285A

    公开(公告)日：2000-10-03

    申请号：US23915

    申请日：1998-02-13

    申请人： Somnath S. Nag

    发明人： Somnath S. Nag

    IPC分类号： H01L21/316 ,  H01L21/768 ,  H01L23/532 ,  H01L21/31

    CPC分类号： H01L21/02164 ,  H01L21/02203 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/31695 ,  H01L23/5329 ,  H01L21/76801 ,  H01L2924/0002

    摘要： A structure and method to further reduce the dielectric constant (capacitance) of high density plasma chemical vapor deposited silicon dioxide (SiO2 12). The dielectric constant of voids (i.e. air pockets) is close to k=1.0, and therefore the microvoids reduce the effective dielectric constant of the silicon dioxide 12. Use of HDPCVD conditions avoids residual hydrogen, which would degrade the dielectric constant.

    摘要翻译： 进一步降低高密度等离子体化学气相沉积二氧化硅（SiO 2 12）的介电常数（电容）的结构和方法。 空隙（即气穴）的介电常数接近k = 1.0，因此微空隙降低了二氧化硅12的有效介电常数.HDPCVD条件的使用避免了残留的氢，这会降低介电常数。