利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

43 条记录 (耗时 0.031 秒)

    Methods of Forming Integrated Circuit Devices Having Anisotropically-Oxidized Nitride Layers
    3.
    发明申请
    Methods of Forming Integrated Circuit Devices Having Anisotropically-Oxidized Nitride Layers 失效
    形成具有各向异性氧化氮化物层的集成电路器件的方法

    公开(公告)号：US20100029073A1

    公开(公告)日：2010-02-04

    申请号：US12468296

    申请日：2009-05-19

    申请人： Jae-Hwa Park ,  Jong-Min Baek ,  Gil-Heyun Choi ,  Hee-Sook Park

    发明人： Jae-Hwa Park ,  Jong-Min Baek ,  Gil-Heyun Choi ,  Hee-Sook Park

    IPC分类号： H01L21/336 ,  H01L21/3105

    CPC分类号： H01L29/4941 ,  H01L21/28061 ,  H01L21/28247 ,  H01L21/3105 ,  H01L29/6653

    摘要： Methods of forming integrated circuit devices include forming a gate electrode on a substrate and forming a nitride layer on a sidewall and upper surface of the gate electrode. The nitride layer is then anisotropically oxidized under conditions that cause a first portion of the nitride layer extending on the upper surface of the gate electrode to be more heavily oxidized relative to a second portion of the nitride layer extending on the sidewall of the gate electrode. A ratio of a thickness of an oxidized first portion of the nitride layer relative to a thickness of an oxidized second portion of the nitride layer may be in a range from about 3:1 to about 7:1.

    摘要翻译： 形成集成电路器件的方法包括在衬底上形成栅电极，并在栅电极的侧壁和上表面上形成氮化物层。 然后在使得在栅电极的上表面上延伸的氮化物层的第一部分相对于在栅电极的侧壁上延伸的氮化物层的第二部分被更大程度地氧化的条件下，各向异性地氧化氮化物层。 氮化物层的氧化的第一部分的厚度相对于氮化物层的氧化的第二部分的厚度的比例可以在约3:1至约7:1的范围内。

    Flash memory device and method for manufacturing the same
    5.
    发明申请
    Flash memory device and method for manufacturing the same 审中-公开
    闪存装置及其制造方法

    公开(公告)号：US20080093660A1

    公开(公告)日：2008-04-24

    申请号：US11653166

    申请日：2007-01-12

    申请人： Hee-Sook Park ,  Byung-Hak Lee ,  Tae-Ho Cha ,  Woong-Hee Sohn ,  Jang-Hee Lee ,  Jae-Hwa Park

    发明人： Hee-Sook Park ,  Byung-Hak Lee ,  Tae-Ho Cha ,  Woong-Hee Sohn ,  Jang-Hee Lee ,  Jae-Hwa Park

    IPC分类号： H01L29/792 ,  H01L21/336

    CPC分类号： H01L29/792 ,  H01L29/40114 ,  H01L29/513

    摘要： A flash memory device includes a semiconductor substrate, a gate insulating layer having a first width formed on the semiconductor substrate to trap carriers tunneled from the semiconductor substrate and a metal electrode on the gate insulating layer to receive a voltage required for tunneling. The metal electrode having a second width smaller than the first width. The flash memory device further includes a sidewall spacer surrounding a side surface of the metal electrode to prevent oxidation of the metal electrode.

    摘要翻译： 闪速存储器件包括半导体衬底，栅极绝缘层，其具有形成在半导体衬底上的第一宽度，以捕获从半导体衬底隧穿的载流子，以及栅极绝缘层上的金属电极，以接收隧道所需的电压。 金属电极的第二宽度小于第一宽度。 闪存器件还包括围绕金属电极的侧表面的侧壁间隔件，以防止金属电极的氧化。

    Method of forming a gate of a semiconductor device
    7.
    发明申请
    Method of forming a gate of a semiconductor device 有权
    形成半导体器件的栅极的方法

    公开(公告)号：US20060110900A1

    公开(公告)日：2006-05-25

    申请号：US11283121

    申请日：2005-11-18

    申请人： Sun-Pil Youn ,  Chang-Won Lee ,  Woong-Hee Sohn ,  Gil-Heyun Choi ,  Jong-Ryeol Yoo ,  Jang-Hee Lee ,  Jae-Hwa Park ,  Dong-Chan Lim ,  Byung-Hak Lee ,  Hee-Sook Park

    发明人： Sun-Pil Youn ,  Chang-Won Lee ,  Woong-Hee Sohn ,  Gil-Heyun Choi ,  Jong-Ryeol Yoo ,  Jang-Hee Lee ,  Jae-Hwa Park ,  Dong-Chan Lim ,  Byung-Hak Lee ,  Hee-Sook Park

    IPC分类号： H01L21/4763

    CPC分类号： H01L21/28247 ,  H01L21/28044 ,  H01L29/4925

    摘要： In a method for forming a gate in a semiconductor device, a first preliminary gate structure is formed on a substrate. The first preliminary gate structure includes a gate oxide layer, a polysilicon layer pattern and a tungsten layer pattern sequentially stacked on the substrate. A primary oxidation process is performed using oxygen radicals at a first temperature for adjusting a thickness of the gate oxide layer to form a second preliminary gate structure having tungsten oxide. The tungsten oxide is reduced to a tungsten material using a gas containing hydrogen to form a gate structure. The tungsten oxide may not be formed on the gate structure so that generation of the whiskers may be suppressed. Thus, a short between adjacent wirings may not be generated.

    摘要翻译： 在半导体器件中形成栅极的方法中，在衬底上形成第一预栅极结构。 第一预选栅极结构包括依次层叠在基板上的栅极氧化物层，多晶硅层图案和钨层图案。 在第一温度下使用氧自由基进行一次氧化处理，以调节栅极氧化物层的厚度以形成具有氧化钨的第二初步栅极结构。 使用含氢气体将钨氧化物还原成钨材料以形成栅极结构。 在栅极结构上可能不形成氧化钨，从而可以抑制晶须的产生。 因此，可能不会产生相邻布线之间的短路。