利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

14 条记录 (耗时 0.023 秒)

    Semiconductor device and method of manufacturing same
    5.
    发明授权
    Semiconductor device and method of manufacturing same 有权
    半导体装置及其制造方法

    公开(公告)号：US07884480B2

    公开(公告)日：2011-02-08

    申请号：US12186366

    申请日：2008-08-05

    申请人： Atsushi Hachisuka ,  Atsushi Amo ,  Tatsuo Kasaoka ,  Shunji Kubo

    发明人： Atsushi Hachisuka ,  Atsushi Amo ,  Tatsuo Kasaoka ,  Shunji Kubo

    IPC分类号： H01L23/48

    CPC分类号： H01L27/10829 ,  H01L21/76807 ,  H01L21/76808 ,  H01L21/76838 ,  H01L21/76877 ,  H01L23/485 ,  H01L27/10811 ,  H01L27/10885 ,  H01L27/10888 ,  H01L27/10894 ,  H01L27/10897 ,  H01L2924/0002 ,  H01L2924/00

    摘要： A technique for enhancing the performance of a memory- and logic-equipped semiconductor device is provided. The semiconductor device comprises a semiconductor substrate (1), an insulating layer (19) on the semiconductor substrate (1), a plurality of contact plugs (16, 66) in the insulating layer (19), and an insulating layer (30) where capacitors (82), a plurality of contact plugs (25, 75), barrier metal layers (27, 87) and copper interconnections (29, 88) are formed. Source/drain regions (9) in the upper surface of the semiconductor substrate (1) are electrically connected to the copper interconnections (29). One of adjacent source/drain regions (59) in the upper surface of the semiconductor substrate (1) is electrically connected to the copper interconnection (88), while the other is electrically connected to the capacitor (82).

    摘要翻译： 提供了一种用于提高存储器和逻辑器件的半导体器件的性能的技术。 半导体器件包括半导体衬底（1），半导体衬底（1）上的绝缘层（19），绝缘层（19）中的多个接触插塞（16,66）和绝缘层（30） 其中形成电容器（82），多个接触插塞（25,75），阻挡金属层（27,87）和铜互连（29,88）。 半导体衬底（1）的上表面中的源极/漏极区（9）与铜互连（29）电连接。 在半导体衬底（1）的上表面中的相邻源极/漏极区域（59）中的一个电连接到铜互连（88），而另一个电连接到电容器（82）。

    Manufacturing method of a semiconductor device for desired circuit patterns
    6.
    发明授权
    Manufacturing method of a semiconductor device for desired circuit patterns 失效
    用于所需电路图案的半导体器件的制造方法

    公开(公告)号：US06331462B1

    公开(公告)日：2001-12-18

    申请号：US09453807

    申请日：1999-12-03

    申请人： Tatsuo Kasaoka ,  Atsushi Hachisuka ,  Shinya Soeda

    发明人： Tatsuo Kasaoka ,  Atsushi Hachisuka ,  Shinya Soeda

    IPC分类号： H01L218242

    CPC分类号： H01L27/10894 ,  H01L27/10814 ,  H01L27/10873

    摘要： A semiconductor substrate is arranged to have a DRAM area in which to form at a high density gate electrodes of transistors serving as DRAM components, and a peripheral circuit area in which to form at a relatively low density gate electrodes of transistors as peripheral circuit components. A resist film is formed in corresponding relation to the gate electrodes of the DRAM. After an insulating film is etched, a resist film is formed in corresponding relation to the gate electrodes of the peripheral circuits. A conductive layer is then etched while the resist film and insulating film left in the DRAM area are being used as masks, whereby the gate electrodes are formed in the DRAM area and peripheral circuit area.

    摘要翻译： 半导体衬底被布置成具有在作为DRAM部件的晶体管的高密度栅电极形成的DRAM区域，以及在相对低密度的晶体管的栅极形成外围电路部件的外围电路区域。 以与DRAM的栅电极对应的关系形成抗蚀剂膜。 在蚀刻绝缘膜之后，以与外围电路的栅电极对应的关系形成抗蚀剂膜。 然后蚀刻导电层，同时将残留在DRAM区域中的抗蚀剂膜和绝缘膜用作掩模，由此在DRAM区域和外围电路区域中形成栅电极。

    SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SAME
    9.
    发明申请
    SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SAME 有权
    半导体器件及其制造方法

    公开(公告)号：US20070059885A1

    公开(公告)日：2007-03-15

    申请号：US11556269

    申请日：2006-11-03

    申请人： Atsushi Hachisuka ,  Atsushi Amo ,  Tatsuo Kasaoka ,  Shunji Kubo

    发明人： Atsushi Hachisuka ,  Atsushi Amo ,  Tatsuo Kasaoka ,  Shunji Kubo

    IPC分类号： H01L21/336

    CPC分类号： H01L27/10829 ,  H01L21/76807 ,  H01L21/76808 ,  H01L21/76838 ,  H01L21/76877 ,  H01L23/485 ,  H01L27/10811 ,  H01L27/10885 ,  H01L27/10888 ,  H01L27/10894 ,  H01L27/10897 ,  H01L2924/0002 ,  H01L2924/00

    摘要： A technique for enhancing the performance of a memory- and logic-equipped semiconductor device is provided. The semiconductor device comprises a semiconductor substrate (1), an insulating layer (19) on the semiconductor substrate (1), a plurality of contact plugs (16, 66) in the insulating layer (19), and an insulating layer (30) where capacitors (82), a plurality of contact plugs (25, 75), barrier metal layers (27, 87) and copper interconnections (29, 88) are formed. Source/drain regions (9) in the upper surface of the semiconductor substrate (1) are electrically connected to the copper interconnections (29). One of adjacent source/drain regions (59) in the upper surface of the semiconductor substrate (1) is electrically connected to the copper interconnection (88), while the other is electrically connected to the capacitor (82).

    摘要翻译： 提供了一种用于提高存储器和逻辑器件的半导体器件的性能的技术。 半导体器件包括半导体衬底（1），半导体衬底（1）上的绝缘层（19），绝缘层（19）中的多个接触插塞（16,66）和绝缘层（30） 其中形成电容器（82），多个接触插塞（25,75），阻挡金属层（27,87）和铜互连（29,88）。 半导体衬底（1）的上表面中的源极/漏极区（9）与铜互连（29）电连接。 在半导体衬底（1）的上表面中的相邻源极/漏极区域（59）中的一个电连接到铜互连（88），而另一个电连接到电容器（82）。

    Semiconductor device having a capacitor and method of manufacturing the same
    10.
    发明授权
    Semiconductor device having a capacitor and method of manufacturing the same 有权
    具有电容器的半导体器件及其制造方法

    公开(公告)号：US07145240B2

    公开(公告)日：2006-12-05

    申请号：US10370711

    申请日：2003-02-24

    申请人： Atsushi Hachisuka ,  Atsushi Amo ,  Tatsuo Kasaoka ,  Shunji Kubo

    发明人： Atsushi Hachisuka ,  Atsushi Amo ,  Tatsuo Kasaoka ,  Shunji Kubo

    IPC分类号： H01L23/48

    CPC分类号： H01L27/10829 ,  H01L21/76807 ,  H01L21/76808 ,  H01L21/76838 ,  H01L21/76877 ,  H01L23/485 ,  H01L27/10811 ,  H01L27/10885 ,  H01L27/10888 ,  H01L27/10894 ,  H01L27/10897 ,  H01L2924/0002 ,  H01L2924/00

    摘要： A technique for enhancing the performance of a memory- and logic-equipped semiconductor device is provided. The semiconductor device comprises a semiconductor substrate (1), an insulating layer (19) on the semiconductor substrate (1), a plurality of contact plugs (16, 66) in the insulating layer (19), and an insulating layer (30) where capacitors (82), a plurality of contact plugs (25, 75), barrier metal layers (27, 87) and copper interconnections (29, 88) are formed. Source/drain regions (9) in the upper surface of the semiconductor substrate (1) are electrically connected to the copper interconnections (29). One of adjacent source/drain regions (59) in the upper surface of the semiconductor substrate (1) is electrically connected to the copper interconnection (88), while the other is electrically connected to the capacitor (82).

    摘要翻译： 提供了一种用于提高存储器和逻辑器件的半导体器件的性能的技术。 半导体器件包括半导体衬底（1），半导体衬底（1）上的绝缘层（19），绝缘层（19）中的多个接触插塞（16,66）和绝缘层（30） 其中形成电容器（82），多个接触插塞（25,75），阻挡金属层（27,87）和铜互连（29,88）。 半导体衬底（1）的上表面中的源极/漏极区（9）与铜互连（29）电连接。 在半导体衬底（1）的上表面中的相邻源极/漏极区域（59）中的一个电连接到铜互连（88），而另一个电连接到电容器（82）。