公开(公告)号：US20070008040A1

公开(公告)日：2007-01-11

申请号：US11477262

申请日：2006-06-29

申请人： Thomas Mayer ,  Stefan Herzinger ,  Burkhard Neurauter ,  Gunter Marzinger

发明人： Thomas Mayer ,  Stefan Herzinger ,  Burkhard Neurauter ,  Gunter Marzinger

IPC分类号： H03L7/085

CPC分类号： H03L7/1976 ,  H03K23/667 ,  H03L7/091 ,  H03L7/093 ,  H03L7/099 ,  H03L2207/50

摘要： A digital phase locked loop includes a digital phase detector, a downstream digital filter and an oscillator. In addition, a frequency divider resides in a feedback path and has an actuating input for setting a divider ratio, the input of which is connected to the oscillator and the phase detector. The phase locked loop comprises a sigma-delta modulator having a data input for supplying a data word and having an actuating output for supplying a frequency setting word to the actuating input of the frequency divider. The data word is configured such that the sigma-delta modulator generates jitter in the frequency setting word, with the result that the signal which is applied to the feedback input of the phase detector is not constant over a relatively long period of time.

摘要翻译： 数字锁相环包括数字相位检测器，下游数字滤波器和振荡器。 此外，分频器驻留在反馈路径中，并且具有用于设置分频比的致动输入，其输入连接到振荡器和相位检测器。 锁相环包括具有用于提供数据字的数据输入并具有用于向频率分配器的致动输入提供频率设定字的致动输出的Σ-Δ调制器。 数据字被配置为使得Σ-Δ调制器在频率设置字中产生抖动，结果是施加到相位检测器的反馈输入的信号在相对长的时间段内不是恒定的。

公开(公告)号：US20050104669A1

公开(公告)日：2005-05-19

申请号：US10947847

申请日：2004-09-23

申请人： Stefan Herzinger ,  Gunter Marzinger ,  Burkhard Neurauter ,  Robert Weigel

发明人： Stefan Herzinger ,  Gunter Marzinger ,  Burkhard Neurauter ,  Robert Weigel

IPC分类号： H03C3/09 ,  H03L7/00

CPC分类号： H03C3/0975 ,  H03C3/0925 ,  H03C3/0933 ,  H03C3/0941

摘要： A two-point modulator arrangement is specified, said arrangement being developed with respect to conventional two-point modulators to the effect that the high-pass coupling-in point of the modulator that comprises a phase locked loop is formed by an expanded loop filter. In accordance with the present principle, the expanded loop filter comprises a coupling-in element, at which the modulation signal is combined with the output signal of a phase comparator. A voltage-controlled oscillator having only one tuning input can thus advantageously be used.

摘要翻译： 指定了两点调制器布置，所述布置相对于传统的两点调制器被展开，使得包括锁相环的调制器的高通耦合点由扩展环路滤波器形成。 根据本原理，扩展环路滤波器包括耦合入元件，其中调制信号与相位比较器的输出信号组合。 因此，可以有利地使用仅具有一个调谐输入的压控振荡器。

公开(公告)号：US20120140685A1

公开(公告)日：2012-06-07

申请号：US12957612

申请日：2010-12-01

申请人： Christian Lederer ,  Huemer Mario ,  Stefan Herzinger ,  Gernot Hueber ,  Burkhard Neurauter ,  Andreas Mayer

发明人： Christian Lederer ,  Huemer Mario ,  Stefan Herzinger ,  Gernot Hueber ,  Burkhard Neurauter ,  Andreas Mayer

IPC分类号： H04B3/20 ,  G06F17/10

CPC分类号： H04L27/3854 ,  H04L25/03057

摘要： One embodiment of the present invention relates to an adaptive filtering apparatus comprising first and second real valued adaptive filters, respectively configured to receive an adaptive filter input signal based upon a transmission signal in a transmission path. The first real valued adaptive filter is configured to operate a real valued adaptive filter algorithm on the input signal to estimate a first intermodulation noise component (e.g., an in-phase component) in a desired signal and to cancel the estimated noise. The second real valued adaptive filter is configured to operate a real valued adaptive filter algorithm on the input signal to estimate a second intermodulation noise component (e.g., a quadrature phase component) in the desired signal and to cancel the estimated noise. Accordingly, each filter operates a real valued adaptive algorithm to cancel a noise component, thereby removing complex cross terms between the components from the adaptive filtering process.

摘要翻译： 本发明的一个实施例涉及一种包括第一和第二实值自适应滤波器的自适应滤波装置，分别被配置为基于传输路径中的传输信号接收自适应滤波器输入信号。 第一实值自适应滤波器被配置为在输入信号上操作实值自适应滤波器算法以估计期望信号中的第一互调噪声分量（例如，同相分量）并消除所估计的噪声。 第二实值自适应滤波器被配置为在输入信号上操作实值自适应滤波器算法以估计期望信号中的第二互调噪声分量（例如，正交相位分量）并消除所估计的噪声。 因此，每个滤波器操作实值自适应算法以消除噪声分量，从而从自适应滤波处理中去除组件之间的复杂交叉项。

公开(公告)号：US20060114071A1

公开(公告)日：2006-06-01

申请号：US11141591

申请日：2005-05-31

申请人： Stefan Herzinger ,  Gunter Marzinger

发明人： Stefan Herzinger ,  Gunter Marzinger

IPC分类号： H03L7/00

CPC分类号： H03C3/0983 ,  H03C3/0941 ,  H03C3/095 ,  H03C3/0966 ,  H03C3/0975 ,  H03L7/0891 ,  H03L7/093 ,  H03L7/18

摘要： A phase locked loop PLL having a forward path and a feedback path is disclosed. A phase detector drives an oscillator in the forward path of the phase locked loop. The feedback path includes a frequency divider that connects the oscillator output to the phase detector. The phase locked loop further includes an integrator-free loop filter configured to control the oscillator. The integrator-free loop filter enables a reduction in the required PLL bandwidth without reducing the signal quality when the PLL is used as a modulator.

摘要翻译： 公开了具有正向路径和反馈路径的锁相环PLL。 相位检测器驱动锁相环的正向路径中的振荡器。 反馈路径包括将振荡器输出连接到相位检测器的分频器。 锁相环还包括被配置为控制振荡器的无积分器环路滤波器。 无需集成器的环路滤波器可以在PLL用作调制器时降低所需的PLL带宽，而不会降低信号质量。

公开(公告)号：US20090154446A1

公开(公告)日：2009-06-18

申请号：US11957229

申请日：2007-12-14

申请人： Bernd Adler ,  Christian Duerdodt ,  Gerhard Eichiner ,  Stefan Herzinger ,  Rainer Koller ,  Michael Meixner ,  Burkhard Neurauter ,  Thomas Puehringer ,  Irene Schuster ,  Dietmar Wenzel

发明人： Bernd Adler ,  Christian Duerdodt ,  Gerhard Eichiner ,  Stefan Herzinger ,  Rainer Koller ,  Michael Meixner ,  Burkhard Neurauter ,  Thomas Puehringer ,  Irene Schuster ,  Dietmar Wenzel

IPC分类号： H04J3/06 ,  H04B7/005

CPC分类号： H04B1/40

摘要： The invention is related to a data frame, particularly to a data frame configured to be received and processed by an RF-transceiver and a data frame structure. The invention is also related to a method for controlling an RF-transceiver.

摘要翻译： 本发明涉及一种数据帧，特别涉及一种配置为由RF收发器和数据帧结构接收和处理的数据帧。 本发明还涉及一种用于控制RF收发器的方法。

公开(公告)号：US07142070B2

公开(公告)日：2006-11-28

申请号：US10947847

申请日：2004-09-23

申请人： Stefan Herzinger ,  Günter Märzinger ,  Burkhard Neurauter ,  Robert Weigel

发明人： Stefan Herzinger ,  Günter Märzinger ,  Burkhard Neurauter ,  Robert Weigel

IPC分类号： H03C3/06

CPC分类号： H03C3/0975 ,  H03C3/0925 ,  H03C3/0933 ,  H03C3/0941

摘要： A two-point modulator arrangement is specified, said arrangement being developed with respect to conventional two-point modulators to the effect that the high-pass coupling-in point of the modulator that comprises a phase locked loop is formed by an expanded loop filter. In accordance with the present principle, the expanded loop filter comprises a coupling-in element, at which the modulation signal is combined with the output signal of a phase comparator. A voltage-controlled oscillator having only one tuning input can thus advantageously be used.

摘要翻译： 指定了两点调制器布置，所述布置相对于传统的两点调制器被展开，使得包括锁相环的调制器的高通耦合点由扩展环路滤波器形成。 根据本原理，扩展环路滤波器包括耦合入元件，其中调制信号与相位比较器的输出信号组合。 因此，可以有利地使用仅具有一个调谐输入的压控振荡器。

公开(公告)号：US07586994B2

公开(公告)日：2009-09-08

申请号：US11055740

申请日：2005-02-10

申请人： Stefan Herzinger ,  Christian Münker ,  Burkhard Neurauter

发明人： Stefan Herzinger ,  Christian Münker ,  Burkhard Neurauter

IPC分类号： H04L27/20

CPC分类号： H04L27/0014 ,  H04L2027/0016 ,  H04L2027/0018

摘要： The invention provides an interface apparatus for data recovery which supplies an analog signal (applied to the input and containing data in line with a coding) having a first component and a second component to a signal processor. From this, the signal processor produces a continuous, demodulated data stream. The data stream is supplied to a connected delay unit, whose output is designed to provide the stored data symbols and whose delay in provision can be set by a signal at a control input. The interface allows a digital modulator to be connected to an analog I/Q interface on a baseband unit.

摘要翻译： 本发明提供了一种用于数据恢复的接口装置，其向信号处理器提供具有第一分量和第二分量的模拟信号（应用于输入并包含符合编码的数据）。 由此，信号处理器产生连续的解调数据流。 数据流被提供给连接的延迟单元，其输出被设计为提供所存储的数据符号，并且可以通过控制输入端的信号设置其提供延迟。 该接口允许将数字调制器连接到基带单元上的模拟I / Q接口。

公开(公告)号：US20050190823A1

公开(公告)日：2005-09-01

申请号：US11055740

申请日：2005-02-10

申请人： Stefan Herzinger ,  Christian Munker ,  Burkhard Neurauter

发明人： Stefan Herzinger ,  Christian Munker ,  Burkhard Neurauter

IPC分类号： H04B1/38 ,  H04L7/033 ,  H04L27/00 ,  H04L29/10

CPC分类号： H04L27/0014 ,  H04L2027/0016 ,  H04L2027/0018

摘要： The invention provides an interface apparatus for data recovery which supplies an analog signal (applied to the input and containing data in line with a coding) having a first component and a second component to a signal processor. From this, the signal processor produces a continuous, demodulated data stream. The data stream is supplied to a connected delay unit, whose output is designed to provide the stored data symbols and whose delay in provision can be set by a signal at a control input. The interface allows a digital modulator to be connected to an analog I/Q interface on a baseband unit.

摘要翻译： 本发明提供了一种用于数据恢复的接口装置，其向信号处理器提供具有第一分量和第二分量的模拟信号（应用于输入并包含符合编码的数据）。 由此，信号处理器产生连续的解调数据流。 数据流被提供给连接的延迟单元，其输出被设计为提供所存储的数据符号，并且可以通过控制输入端的信号设置其提供延迟。 该接口允许将数字调制器连接到基带单元上的模拟I / Q接口。

公开(公告)号：US09112476B2

公开(公告)日：2015-08-18

申请号：US13405673

申请日：2012-02-27

申请人： Umut Basaran ,  Josef Schmal ,  Stefan Herzinger ,  Herbert Stockinger ,  Volker Thomas

发明人： Umut Basaran ,  Josef Schmal ,  Stefan Herzinger ,  Herbert Stockinger ,  Volker Thomas

IPC分类号： H04B1/38 ,  H03H7/12 ,  H03H11/12 ,  H04B1/525 ,  H03H7/01

CPC分类号： H03H7/0153 ,  H03H7/06 ,  H03H7/12 ,  H03H11/1217 ,  H03H2007/013 ,  H04B1/525

摘要： The disclosed invention relates to a transceiver system comprising a notch filter element configured to suppress transmitter blockers (i.e., transmitter interferer signals) within a reception path. In some embodiments, the transceiver front-end comprises a differential reception path, having a first differential branch and a second differential branch, configured to provide an RF differential input signal having a transmitter blocker to a transimpedance amplifier, comprising a first-order active filter and a notch filter element. The notch filter element comprises a stop band corresponding to a frequency of a transmitted signal, such that the notch filter element suppresses the transmitted blocker without degrading the signal quality of the received differential input signal.

摘要翻译： 所公开的本发明涉及一种收发器系统，包括陷波滤波器元件，其被配置为抑制接收路径内的发射机阻挡器（即，发射机干扰信号）。 在一些实施例中，收发机前端包括具有第一差分支路和第二差分支路的差分接收路径，其被配置为向跨阻抗放大器提供具有发射机阻断器的RF差分输入信号，包括一阶有源滤波器 和陷波滤波器元件。 陷波滤波器元件包括对应于发送信号的频率的阻带，使得陷波滤波器元件抑制所发送的阻断器而不降低接收的差分输入信号的信号质量。

公开(公告)号：US07205849B2

公开(公告)日：2007-04-17

申请号：US11141591

申请日：2005-05-31

申请人： Stefan Herzinger ,  Günter Märzinger

发明人： Stefan Herzinger ,  Günter Märzinger

IPC分类号： H03L7/085 ,  H03L7/093

CPC分类号： H03C3/0983 ,  H03C3/0941 ,  H03C3/095 ,  H03C3/0966 ,  H03C3/0975 ,  H03L7/0891 ,  H03L7/093 ,  H03L7/18

摘要： A phase locked loop PLL having a forward path and a feedback path is disclosed. A phase detector drives an oscillator in the forward path of the phase locked loop. The feedback path includes a frequency divider that connects the oscillator output to the phase detector. The phase locked loop further includes an integrator-free loop filter configured to control the oscillator. The integrator-free loop filter enables a reduction in the required PLL bandwidth without reducing the signal quality when the PLL is used as a modulator.

摘要翻译： 公开了具有正向路径和反馈路径的锁相环PLL。 相位检测器驱动锁相环的正向路径中的振荡器。 反馈路径包括将振荡器输出连接到相位检测器的分频器。 锁相环还包括被配置为控制振荡器的无积分器环路滤波器。 无需集成器的环路滤波器可以在PLL用作调制器时降低所需的PLL带宽，而不会降低信号质量。