利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

80 条记录 (耗时 0.034 秒)

    Silicon oxime spacer for preventing over-etching during local interconnect formation
    2.
    发明授权
    Silicon oxime spacer for preventing over-etching during local interconnect formation 失效
    硅肟间隔物，用于在局部互连形成期间防止过蚀刻

    公开(公告)号：US5990524A

    公开(公告)日：1999-11-23

    申请号：US993868

    申请日：1997-12-18

    申请人： William G. En ,  Minh Van Ngo ,  Chih-Yuh Yang ,  David K. Foote ,  Scott A. Bell ,  Olov B. Karlsson ,  Christopher F. Lyons

    发明人： William G. En ,  Minh Van Ngo ,  Chih-Yuh Yang ,  David K. Foote ,  Scott A. Bell ,  Olov B. Karlsson ,  Christopher F. Lyons

    IPC分类号： H01L21/768 ,  H01L29/78

    CPC分类号： H01L21/76897 ,  H01L21/76895

    摘要： During damascene formation of local interconnects in a semiconductor wafer, a punch-through region can be formed into the substrate as a result of exposing the oxide spacers that are adjacent to a transistor gate to one or more etching plasmas that are used to etch one or more overlying dielectric layers. A punch-through region can damage the transistor circuit. Improved, multipurpose spacers are provided to reduce the chances of over-etching. The multipurpose spacers are made of silicon oxime. The etching plasmas that are used to etch one or more overlying dielectric layers tend to have a higher selectivity ratio to the multipurpose spacers than to the conventional oxide spacers. Additionally, the multipurpose spacers do not tend to degrade the hot carrier injection (HCI) properties as would a typical nitride spacer.

    摘要翻译： 在半导体晶片中局部互连的镶嵌形成期间，由于将与晶体管栅极相邻的氧化物间隔物暴露于用于蚀刻一个或多个蚀刻等离子体的一个或多个蚀刻等离子体，可以将穿透区域形成为衬底， 更重叠的电介质层。 穿通区域可能会损坏晶体管电路。 提供改进的多用途间隔件以减少过度蚀刻的机会。 多用途间隔件由硅肟制成。 用于蚀刻一个或多个上覆电介质层的蚀刻等离子体与常规氧化物间隔物相比往往具有比多用途间隔物更高的选择比。 此外，多用途间隔物不会像典型的氮化物间隔物一样降低热载流子注入（HCl）性质。

    Gate pattern formation using a bottom anti-reflective coating
    4.
    发明授权
    Gate pattern formation using a bottom anti-reflective coating 失效
    使用底部抗反射涂层的栅格图案形成

    公开(公告)号：US5963841A

    公开(公告)日：1999-10-05

    申请号：US924370

    申请日：1997-09-05

    申请人： Olov B. Karlsson ,  Christopher F. Lyons ,  Minh Van Ngo ,  Scott A. Bell ,  David K. Foote

    发明人： Olov B. Karlsson ,  Christopher F. Lyons ,  Minh Van Ngo ,  Scott A. Bell ,  David K. Foote

    IPC分类号： H01L21/3213 ,  H01L21/302

    CPC分类号： H01L21/32139

    摘要： A gate is formed on a semiconductor substrate by using a bottom anti-reflective coating (BARC) to better control the critical dimension (CD) of the gate as defined via a deep-UV resist mask formed thereon. The wafer stack includes a gate oxide layer over a semiconductor substrate, a polysilicon gate layer over the gate oxide layer, a SiON BARC over the conductive layer, a thin oxide film over the SiON BARC. The resist mask is formed on the oxide film. The SiON BARC improves the resist mask formation process. The wafer stack is then shaped to form one or more polysilicon gates by sequentially etching through selected portions of the oxide film, the BARC, and the gate conductive layer as defined by the etch windows in the resist mask. Once properly shaped, the remaining portions of the resist mask, oxide film and SiON BARC are removed.

    摘要翻译： 通过使用底部抗反射涂层（BARC）在半导体衬底上形成栅极以更好地控制通过形成在其上的深UV抗蚀剂掩模所限定的栅极的临界尺寸（CD）。 晶片堆叠包括半导体衬底上的栅极氧化物层，栅极氧化物层上的多晶硅栅极层，导电层上的SiON BARC，SiON BARC上的薄氧化物膜。 在氧化物膜上形成抗蚀剂掩模。 SiON BARC改进了抗蚀剂掩模形成过程。 然后通过依次蚀刻通过抗蚀剂掩模中由蚀刻窗口限定的氧化膜，BARC和栅极导电层的选定部分，将晶片堆叠成形以形成一个或多个多晶硅栅极。 一旦适当成形，就去除了抗蚀剂掩模，氧化膜和SiON BARC的其余部分。

    Thin resist with nitride hard mask for gate etch application
    6.
    发明授权
    Thin resist with nitride hard mask for gate etch application 有权
    具有栅极蚀刻应用的氮化物硬掩模的薄抗蚀剂

    公开(公告)号：US06309926B1

    公开(公告)日：2001-10-30

    申请号：US09205211

    申请日：1998-12-04

    申请人： Scott A. Bell ,  Christopher F. Lyons ,  Harry J. Levinson ,  Khanh B. Nguyen ,  Fei Wang ,  Chih Yuh Yang

    发明人： Scott A. Bell ,  Christopher F. Lyons ,  Harry J. Levinson ,  Khanh B. Nguyen ,  Fei Wang ,  Chih Yuh Yang

    IPC分类号： H01L218242

    CPC分类号： H01L27/11521 ,  H01L21/0274 ,  H01L21/31116 ,  H01L21/32136 ,  H01L21/32137 ,  H01L21/32139 ,  H01L27/115

    摘要： A method of forming a gate structure is provided. In the method, a nitride layer is formed on a gate material layer. An ultra-thin photoresist layer is formed on the nitride layer. The ultra-thin photoresist layer is patterned with short wavelength radiation to define a pattern for the gate. The ultra-thin photoresist layer is used as a mask during a first etch step to transfer the gate pattern to the nitride layer. The first etch step includes an etch chemistry that is selective to the nitride layer over the ultra-thin photoresist layer. The nitride layer is used as a hard mask during a second etch step to form the gate by transferring the gate pattern to the gate material layer via the second etch step.

    摘要翻译： 提供一种形成栅极结构的方法。 在该方法中，在栅极材料层上形成氮化物层。 在氮化物层上形成超薄的光致抗蚀剂层。 用短波长辐射对超薄光致抗蚀剂层进行构图，以限定栅极的图案。 在第一蚀刻步骤期间，将超薄光致抗蚀剂层用作掩模，以将栅极图案转移到氮化物层。 第一蚀刻步骤包括对超薄光致抗蚀剂层上的氮化物层有选择性的蚀刻化学品。 在第二蚀刻步骤期间，氮化物层用作硬掩模，以通过经由第二蚀刻步骤将栅极图案转移到栅极材料层来形成栅极。

    Thin resist with amorphous silicon hard mask for via etch application
    7.
    发明授权
    Thin resist with amorphous silicon hard mask for via etch application 有权
    具有非晶硅硬掩模的薄抗蚀剂，用于通孔蚀刻应用

    公开(公告)号：US06165695A

    公开(公告)日：2000-12-26

    申请号：US203150

    申请日：1998-12-01

    申请人： Chih Yuh Yang ,  Christopher F. Lyons ,  Harry J. Levinson ,  Khanh B. Nguyen ,  Fei Wang ,  Scott A. Bell

    发明人： Chih Yuh Yang ,  Christopher F. Lyons ,  Harry J. Levinson ,  Khanh B. Nguyen ,  Fei Wang ,  Scott A. Bell

    IPC分类号： H01L21/027 ,  H01L21/033 ,  H01L21/311 ,  H01L21/768 ,  G03C5/00

    CPC分类号： H01L21/31144 ,  H01L21/0276 ,  H01L21/0332 ,  H01L21/0338 ,  H01L21/76816 ,  Y10S430/168

    摘要： A method of forming a via structure is provided. In the method, a dielectric layer is formed on an anti-reflective coating (ARC) layer covering a first metal layer; and an amorphous silicon layer is formed on the dielectric layer. An ultra-thin photoresist layer is formed on the amorphous silicon layer, and the ultra-thin photoresist layer is patterned with short wavelength radiation to define a pattern for a via. The patterned ultra-thin photoresist layer is used as a mask during a first etch step to transfer the via pattern to the amorphous silicon layer. The first etch step includes an etch chemistry that is selective to the amorphous silicon layer over the ultra-thin photoresist layer and the dielectric layer. The amorphous silicon layer is employed as a hard mask during a second etch step to form a contact hole corresponding to the via pattern by etching portions of the dielectric layer.

    摘要翻译： 提供一种形成通孔结构的方法。 在该方法中，在覆盖第一金属层的抗反射涂层（ARC）层上形成电介质层; 并且在该电介质层上形成非晶硅层。 在非晶硅层上形成超薄光致抗蚀剂层，并用短波长辐射对超薄光致抗蚀剂层进行构图，以限定通孔的图案。 在第一蚀刻步骤期间，将图案化超薄光致抗蚀剂层用作掩模，以将通孔图案转印到非晶硅层。 第一蚀刻步骤包括对超薄光致抗蚀剂层和介电层上的非晶硅层有选择性的蚀刻化学品。 在第二蚀刻步骤期间，非晶硅层用作硬掩模，以通过蚀刻介电层的部分形成对应于通孔图案的接触孔。

    Ultra-thin resist and silicon/oxide hard mask for metal etch
    10.
    发明授权
    Ultra-thin resist and silicon/oxide hard mask for metal etch 有权
    用于金属蚀刻的超薄抗蚀剂和硅/氧化物硬掩模

    公开(公告)号：US6156658A

    公开(公告)日：2000-12-05

    申请号：US203774

    申请日：1998-12-02

    申请人： Fei Wang ,  Christopher F. Lyons ,  Khanh B. Nguyen ,  Scott A. Bell ,  Harry J. Levinson ,  Chih Yuh Yang

    发明人： Fei Wang ,  Christopher F. Lyons ,  Khanh B. Nguyen ,  Scott A. Bell ,  Harry J. Levinson ,  Chih Yuh Yang

    IPC分类号： H01L21/027 ,  H01L21/3213 ,  H01L21/44 ,  H01L21/302 ,  H01L21/461

    CPC分类号： H01L21/32139 ,  H01L21/0274 ,  H01L21/32136

    摘要： In one embodiment, the present invention relates to a method of forming a metal line, involving the steps of providing a semiconductor substrate comprising a metal layer, an oxide layer over the metal layer, and a silicon layer over the oxide layer; depositing an ultra-thin photoresist over the silicon layer, the ultra-thin photoresist having a thickness less than about 2,000 .ANG.; irradiating the ultra-thin photoresist with electromagnetic radiation having a wavelength of about 250 nm or less; developing the ultra-thin photoresist exposing a portion of the silicon layer; etching the exposed portion of the silicon layer exposing a portion of the oxide layer; etching the exposed portion of the oxide layer exposing a portion of the metal layer; and etching the exposed portion of the metal layer thereby forming the metal line.

    摘要翻译： 在一个实施例中，本发明涉及一种形成金属线的方法，包括以下步骤：提供包括金属层的半导体衬底，金属层上的氧化物层和氧化物层上的硅层; 在硅层上沉积超薄光致抗蚀剂，超薄光致抗蚀剂的厚度小于约2,000安培; 用波长约250nm或更小的电磁辐射照射超薄光致抗蚀剂; 开发暴露一部分硅层的超薄光刻胶; 蚀刻暴露出氧化物层的一部分的硅层的暴露部分; 蚀刻暴露出金属层的一部分的氧化物层的暴露部分; 并且蚀刻金属层的暴露部分从而形成金属线。