利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

41 条记录 (耗时 0.027 秒)

    PACKAGE ON PACKAGE STRUCTURE
    5.
    发明申请
    PACKAGE ON PACKAGE STRUCTURE 有权
    包装结构包装

    公开(公告)号：US20110241168A1

    公开(公告)日：2011-10-06

    申请号：US13045103

    申请日：2011-03-10

    申请人： YONG-HOON KIM ,  Byeong-Yeon Cho ,  Hee-Seok Lee

    发明人： YONG-HOON KIM ,  Byeong-Yeon Cho ,  Hee-Seok Lee

    IPC分类号： H01L23/58

    CPC分类号： H01L25/0657 ,  H01L24/73 ,  H01L25/105 ,  H01L25/16 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2225/0652 ,  H01L2225/06568 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/00012 ,  H01L2924/00

    摘要： A package on package structure includes a lower package and an upper package. The lower package includes a first semiconductor chip disposed in a chip region of an upper surface of a first substrate. The upper package includes a second semiconductor chip disposed on an upper surface of a second substrate, and a decoupling capacitor disposed in an outer region of a lower surface of the second substrate. The lower surface of the second substrate opposes the upper surface of the second substrate and faces the upper surface of the first substrate. The plane area of the second substrate is larger than the plane area of the first substrate. The outer region of the lower surface of the second substrate extends beyond a periphery of the first substrate.

    摘要翻译： 包装结构上的包装包括下包装和上包装。 下封装包括设置在第一基板的上表面的芯片区域中的第一半导体芯片。 上部封装包括设置在第二基板的上表面上的第二半导体芯片和设置在第二基板的下表面的外部区域中的去耦电容器。 第二基板的下表面与第二基板的上表面相对并且面向第一基板的上表面。 第二基板的平面面积大于第一基板的平面面积。 第二基板的下表面的外部区域延伸超出第一基板的周边。

    Package on package structure
    6.
    发明授权
    Package on package structure 有权
    封装结构封装

    公开(公告)号：US08253228B2

    公开(公告)日：2012-08-28

    申请号：US13045103

    申请日：2011-03-10

    申请人： Yong-Hoon Kim ,  Byeong-Yeon Cho ,  Hee-Seok Lee

    发明人： Yong-Hoon Kim ,  Byeong-Yeon Cho ,  Hee-Seok Lee

    IPC分类号： H01L23/02

    CPC分类号： H01L25/0657 ,  H01L24/73 ,  H01L25/105 ,  H01L25/16 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2225/0652 ,  H01L2225/06568 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/00012 ,  H01L2924/00

    摘要： A package on package structure includes a lower package and an upper package. The lower package includes a first semiconductor chip disposed in a chip region of an upper surface of a first substrate. The upper package includes a second semiconductor chip disposed on an upper surface of a second substrate, and a decoupling capacitor disposed in an outer region of a lower surface of the second substrate. The lower surface of the second substrate opposes the upper surface of the second substrate and faces the upper surface of the first substrate. The plane area of the second substrate is larger than the plane area of the first substrate. The outer region of the lower surface of the second substrate extends beyond a periphery of the first substrate.

    摘要翻译： 包装结构上的包装包括下包装和上包装。 下封装包括设置在第一基板的上表面的芯片区域中的第一半导体芯片。 上部封装包括设置在第二基板的上表面上的第二半导体芯片和设置在第二基板的下表面的外部区域中的去耦电容器。 第二基板的下表面与第二基板的上表面相对并且面向第一基板的上表面。 第二基板的平面面积大于第一基板的平面面积。 第二基板的下表面的外部区域延伸超出第一基板的周边。

    CIRCUIT BOARD INCLUDING EMBEDDED DECOUPLING CAPACITOR AND SEMICONDUCTOR PACKAGE THEREOF
    8.
    发明申请
    CIRCUIT BOARD INCLUDING EMBEDDED DECOUPLING CAPACITOR AND SEMICONDUCTOR PACKAGE THEREOF 审中-公开
    电路板包括嵌入式解压电容器及其半导体封装

    公开(公告)号：US20120080222A1

    公开(公告)日：2012-04-05

    申请号：US13247526

    申请日：2011-09-28

    申请人： Yong-Hoon Kim ,  Hee-Seok Lee ,  Ji-Hyun Lee

    发明人： Yong-Hoon Kim ,  Hee-Seok Lee ,  Ji-Hyun Lee

    IPC分类号： H05K1/16

    CPC分类号： H05K1/0231 ,  H01L24/17 ,  H01L2224/16225 ,  H01L2924/15311 ,  H05K1/185 ,  H05K3/4644

    摘要： A circuit board including an embedded decoupling capacitor and a semiconductor package thereof are provided. The circuit board may include a core layer including an embedded decoupling capacitor, a first build-up layer at one side of the core layer, and a second build-up layer at the other side of the core layer, wherein the embedded decoupling capacitor includes a first electrode and a second electrode, the first build-up layer includes a first via contacting the first electrode, and the second build-up layer includes a second via contacting the first electrode.

    摘要翻译： 提供了包括嵌入式去耦电容器及其半导体封装的电路板。 电路板可以包括芯层，其包括嵌入的去耦电容器，在芯层的一侧的第一累积层和在芯层的另一侧的第二堆叠层，其中嵌入的去耦电容器包括 第一电极和第二电极，所述第一堆积层包括与所述第一电极接触的第一通孔，并且所述第二堆积层包括与所述第一电极接触的第二通路。