公开(公告)号：WO2014084549A1

公开(公告)日：2014-06-05

申请号：PCT/KR2013/010645

申请日：2013-11-21

Applicant: 엘지이노텍 주식회사

Inventor： 강석민 ,  김지혜 ,  황민영

IPC: H01L21/20

CPC classification number: H01L29/1608 ,  H01L21/02378 ,  H01L21/02521 ,  H01L21/02529 ,  H01L29/0878 ,  H01L29/24 ,  H01L29/34 ,  H01L29/36 ,  H01L29/7802 ,  H01L29/872 ,  H01L33/0033 ,  H01L33/025 ,  H01L33/22 ,  H01L33/26 ,  H01L33/34

Abstract: 에피택셜 웨이퍼는 기판 상에 배치되는 에피택셜층을 포함한다. 에피택셜층은 제1 내지 제3 반도체층을 포함한다. 제3 반도체층은 제1 반도체층보다 두꺼운 두께를 가진다. 제2 반도체층의 제2 도핑 농도는 제1 반도체층의 제1 도핑 농도와 제3 반도체층의 제3 도핑 농도 사이에 위치된다.

Abstract translation: 外延晶片包括设置在基板上的外延层。 外延层包括第一至第三半导体层。 第三半导体层的厚度比第一半导体层厚。 第二半导体层的第二掺杂密度在第一半导体层的第一掺杂密度和第三半导体层的第三掺杂密度之间。

公开(公告)号：WO2014077039A1

公开(公告)日：2014-05-22

申请号：PCT/JP2013/076435

申请日：2013-09-27

Applicant: 富士電機株式会社

Inventor： 河田　泰之 ,  米澤　喜幸

IPC: H01L21/205 ,  C23C16/42 ,  C30B25/20 ,  C30B29/36 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L21/02529 ,  C30B25/02 ,  C30B25/10 ,  C30B25/16 ,  C30B25/20 ,  C30B29/36 ,  H01L21/02378 ,  H01L21/02447 ,  H01L21/0262 ,  H01L21/0445 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/78

Abstract: 　化学気相成長法によりＳｉＣ単結晶基板を作製した後に追加工程を行うことなく、キャリアライフタイムの長い炭化珪素半導体装置の製造方法を提供する。反応炉内の温度を１７００℃に調整する（ステップＳ５）。次に、反応炉内に、原料ガス、添加ガス、ドーピングガスおよびキャリアガスを導入する（ステップＳ６）。次に、ＣＶＤ法により４Ｈ－ＳｉＣ基板の表面にＳｉＣエピタキシャル膜を成長させる（ステップＳ７）。次に、反応炉内の温度が１７００℃から１３００℃に低下するまで、水素ガスで希釈したメチルメタンガス雰囲気下で、ＳｉＣエピタキシャル膜が積層された４Ｈ－ＳｉＣ基板を冷却する（ステップＳ８）。次に、反応炉内の温度が１３００℃よりも低い温度に低下するまで、水素ガス雰囲気下で、ＳｉＣエピタキシャル膜が積層された４Ｈ－ＳｉＣ基板を冷却する（ステップＳ９）。

Abstract translation: 提供一种制造具有长载流子寿命的碳化硅半导体器件的方法，而不通过化学气相沉积在制造SiC单晶衬底之后执行附加步骤。 将反应炉中的温度调节至1700℃（步骤S5）。 接着，将原料气体，添加气体，掺杂气体和载气引入反应炉（步骤S6）。 然后通过CVD在4H-SiC衬底的表面上生长SiC外延膜（步骤S7）。 接下来，在其上层叠有SiC外延层的4H-SiC衬底在用氢气稀释的甲基甲烷气体气氛中冷却直到反应炉中的温度从1700℃降至1300℃（步骤S8 ）。 然后在氢气气氛中冷却其上已经层叠有SiC外延层的4H-SiC衬底，直到反应炉中的温度降至低于1300℃的温度（步骤S9）。

公开(公告)号：WO2014070600A1

公开(公告)日：2014-05-08

申请号：PCT/US2013/066769

申请日：2013-10-25

Applicant: MATHESON TRI-GAS, INC.

Inventor： SHINRIKI, Manabu ,  BRABANT, Paul, David ,  CHUNG, Keith

IPC: H01L21/36

CPC classification number: H01L29/66795 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/02639

Abstract: The present invention addresses the key challenges in FinFET fabrication, that is, the fabrications of thin, uniform fins and also reducing the source/drain series resistance. More particularly, this application relates to FinFET fabrication techniques utilizing tetrasilane to enable conformal deposition with high doping using phosphate, arsenic and boron as dopants thereby creating thin fins having uniform thickness (uniformity across devices) as well as smooth, vertical sidewalls, while simultaneously reducing the parasitic series resistance.

Abstract translation: 本发明解决了FinFET制造中的关键挑战，即薄的均匀散热片的制造，并且还减少了源/漏串联电阻。 更具体地说，本申请涉及利用四硅烷以使磷酸盐，砷和硼作为掺杂剂进行高掺杂的保形沉积的FinFET制造技术，从而形成具有均匀厚度（平均横跨器件）以及平滑垂直侧壁的薄翅片，同时减少 寄生串联电阻。

公开(公告)号：WO2014069859A1

公开(公告)日：2014-05-08

申请号：PCT/KR2013/009645

申请日：2013-10-29

Applicant: 엘지이노텍 주식회사

Inventor： 강석민

IPC: H01L21/20

CPC classification number: C30B25/20 ,  C23C16/0272 ,  C23C16/325 ,  C30B25/10 ,  C30B25/16 ,  C30B29/36 ,  C30B31/22 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/0262 ,  H01L29/1608

Abstract: 챔버 내에 마련된 반도체 웨이퍼 상에 에피택셜 성장을 위한 반응 소스를 주입하여 지정된 제1 성장 온도에서 지정된 제1 성장 속도로 에피택셜층을 지정된 제1 두께만큼 성장시키는 예비 성장 공정; 예비 성장된 에피택셜층에 미리 지정된 시간 동안 열처리를 수행하는 열처리 공정; 및 상기 열처리된 반도체 웨이퍼 상에 상기 반응 소스를 주입하여 지정된 제2 성장 온도에서 지정된 제2 성장 속도로 상기 에피택셜층을 목표 두께까지 성장시키는 후속 성장 공정을 포함하며, 상기 제1 성장 속도는 상기 제2 성장 속도 보다 저속인, 에피택셜 웨이퍼의 제조 방법이 제공된다.

Abstract translation: 提供一种制造外延晶片的方法，该方法包括：预先生长步骤，通过注入用于外延生长的反应源，以指定的第一生长温度将指定的第一厚度生长至指定的第一厚度指定的第一生长速度 在布置在室内的半导体晶片上; 对预先生长的外延层进行规定时间的热处理的热处理工序; 以及随后的生长步骤，通过将反应源注入热处理的半导体晶片上，以指定的第二生长温度将指定的第二生长速度生长至目标厚度达目标厚度，其中第一生长速度比第二生长慢 速度。

公开(公告)号：WO2014041878A1

公开(公告)日：2014-03-20

申请号：PCT/JP2013/068399

申请日：2013-07-04

Applicant: 住友電気工業株式会社

Inventor： 林　秀樹 ,  増田　健良

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/66666 ,  H01L21/02529 ,  H01L21/02636 ,  H01L21/049 ,  H01L21/28255 ,  H01L21/3065 ,  H01L21/308 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/511 ,  H01L29/66068 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7813

Abstract: 　第１の導電型を有する第１の層（１２１）と、第２の導電型を有する第２の層（１２２）と、第１の導電型を有する第３の層（１２３）とを含む炭化珪素基板（１００）が形成される。第３の層（１２３）および第２の層（１２２）を貫通して第１の層（１２１）に至る側壁面（ＳＷ）と、第１の層（１２１）からなる底面（ＢＴ）とを有する内面が設けられたトレンチ（ＴＲ）が形成される。底面（ＢＴ）を被覆するシリコン膜が形成される。トレンチ（ＴＲ）内における酸化によって内面上にゲート酸化膜（２０１）が形成される。ゲート酸化膜（２０１）は、炭化珪素基板の酸化によって形成された第１の部分（２０１Ａ）と、底面（ＢＴ）上におけるシリコン膜の酸化によって形成された第２の部分（２０１Ｂ）とを含む。これにより、大きな耐圧を有する炭化珪素半導体装置（５００）の製造方法が提供される。

Abstract translation: 形成碳化硅衬底（100），所述碳化硅衬底包括：具有第一导电类型的第一层（121）; 具有第二导电类型的第二层（122）; 和具有第一导电类型的第三层（123）。 形成沟槽（TR），沟槽设置有内表面，其包括：穿透第三层（123）和第二层（122）并到达第一层（121）的侧壁表面（SW） 和由第一层（121）构成的底面（BT）。 形成覆盖底面（BT）的硅膜。 通过在沟槽（TR）内的氧化，在内表面上形成栅氧化膜（201）。 栅氧化膜（201）包括通过碳化硅衬底的氧化形成的第一部分（201A）和通过底表面（BT）上的硅膜的氧化形成的第二部分（201B）。 因此，提供了一种制造高耐压碳化硅半导体器件（500）的方法。

公开(公告)号：WO2014038255A1

公开(公告)日：2014-03-13

申请号：PCT/JP2013/064953

申请日：2013-05-29

Applicant: エルシード株式会社

Inventor： 前田智彦 ,  寺前文晴 ,  難波江宏一

IPC: C09K11/65 ,  C09K11/02 ,  H01L33/32

CPC classification number: C09K11/655 ,  C09K11/02 ,  C09K11/65 ,  C30B23/00 ,  C30B23/02 ,  C30B29/36 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/02579 ,  H01L21/02631 ,  H01L33/007 ,  H01L33/025 ,  H01L33/32 ,  H01L33/502 ,  H01L33/507

Abstract: 　発光効率を向上させたＳｉＣ蛍光材料及びその製造方法並びに発光素子を提供する。　炭素原子がキュービックサイトとヘキサゴナルサイトに配置されるＳｉＣ結晶からなり、ドナー不純物とアクセプタ不純物が添加された蛍光材料であって、ヘキサゴナルサイトの炭素原子と置換されるドナー不純物に対する、キュービックサイトの炭素原子と置換されるドナー不純物の割合が、結晶構造におけるヘキサゴナルサイトに対するキュービックサイトの割合よりも大きくなるようにした。

Abstract translation: 提供了具有改善的发光效率的SiC荧光材料，其制造方法和发光元件。 一种荧光材料，其中碳原子由设置在立方部位的六方晶系的SiC晶体和施主杂质和受主杂质构成，其中被碳原子取代的施主杂质的比例 相对于六方晶系中被碳原子取代的供体杂质的立方体位置大于晶体结构中六方晶系的立方部位的比例。

公开(公告)号：WO2014021365A1

公开(公告)日：2014-02-06

申请号：PCT/JP2013/070708

申请日：2013-07-31

Applicant: 独立行政法人産業技術総合研究所 ,  一般財団法人電力中央研究所

Inventor： 児島　一聡 ,  紀　世陽 ,  宮澤　哲哉 ,  土田　秀一 ,  中山　浩二 ,  逸見　哲郎 ,  浅野　勝則

IPC: H01L21/205 ,  C23C16/42 ,  C30B25/20 ,  C30B29/36

CPC classification number: H01L29/1608 ,  C30B25/20 ,  C30B29/36 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/0259 ,  H01L21/02609 ,  H01L21/0262 ,  H01L21/046 ,  H01L29/04 ,  H01L29/045 ,  H01L29/167 ,  H01L29/66068 ,  H01L29/7393 ,  H01L29/7395

Abstract: 【課題】機械的強度に優れ、かつ、導電時の抵抗を低減可能な半導体構造物、半導体装置及び該半導体構造物の製造方法を提供すること。 【解決手段】本発明の半導体構造物は、少なくとも、α型の結晶構造を有し、アルミニウムを１×１０ １９ ｃｍ －３ 以上の不純物濃度で含み、かつ厚みが５０μｍ以上であるｐ型炭化珪素単結晶層を有することを特徴とする。また、本発明の半導体構造物の製造方法は、少なくとも、炭化珪素源及びアルミニウム源を導入してｐ型炭化珪素単結晶層をα型の結晶構造を有する炭化珪素単結晶の下地層上にエピタキシャル成長させるエピタキシャル成長工程を有し、前記エピタキシャル成長工程が、１，５００℃以上１，７００℃以下の温度条件及び５×１０ ３ Ｐａ以上２５×１０ ３ Ｐａ以下の圧力条件で実施されることを特徴とする。

Abstract translation: 本发明提供一种半导体结构体，半导体装置以及机械强度优异的半导体结构体的制造方法，能够降低导电时的电阻。 [解决方案]本发明的半导体结构至少特征在于具有含有杂质浓度为1×10 19 cm -3以上的铝的α型晶体结构，并具有p型碳化硅单晶层 厚度为50μm以上。 此外，本发明的半导体结构体的制造方法至少具有外延生长工序，用于引入碳化硅源和铝源，促进p型碳化硅单晶层的外延生长 具有α型晶体结构的碳化硅单晶的底层的顶部，其中外延生长步骤在1500至1700℃的温度条件下和在5×10 3至25×10 3 Pa的压力条件下进行。

公开(公告)号：WO2014021199A1

公开(公告)日：2014-02-06

申请号：PCT/JP2013/070240

申请日：2013-07-25

Applicant: 三菱電機株式会社

Inventor： 藤原　伸夫 ,  香川　泰宏 ,  田中　梨菜 ,  福井　裕

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/046 ,  H01L21/0475 ,  H01L21/049 ,  H01L21/3065 ,  H01L21/308 ,  H01L29/0696 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66068 ,  H01L29/66666 ,  H01L29/7813 ,  H01L29/7827

Abstract: 　半導体層を形成した炭化珪素基板の表面に格子状に形成されたトレンチ２と、トレンチ２の内部にゲート絶縁膜８を介して形成されたゲート電極１と、を有する炭化珪素半導体装置であって、トレンチ２の深さが、トレンチ２が相互に平行に形成された部分よりもトレンチ２が交差して形成された部分の方が浅いことを特徴とする。これにより、ゲート電極と半導体装置裏面のドレイン電極との間の耐圧を高めて絶縁破壊を防止し、同時にゲート電極の面積が広く、単位面積当たりのチャネル密度が高く、オン抵抗が低い炭化珪素半導体装置が得られる。

Abstract translation: 一种碳化硅半导体器件，其具有形成在其上形成有半导体层的碳化硅衬底的表面上的格子状沟槽（2），以及形成在沟槽（2）内部的栅极（1），其插入 通过栅极绝缘层（8），其中所述碳化硅半导体器件的特征在于，所述沟槽（2）在形成于所述沟槽（2）所形成的部分中的深度比形成在所述沟槽（2）所形成的部分 彼此平行。 由此获得的是碳化硅半导体器件，其中栅极电极和漏电极在其后表面上的耐压性增加以防止绝缘击穿，同时栅电极的表面积增加 ，单位表面积的通道密度增加，导通电阻低。

公开(公告)号：WO2013179729A1

公开(公告)日：2013-12-05

申请号：PCT/JP2013/057748

申请日：2013-03-18

Applicant: 富士電機株式会社 ,  独立行政法人産業技術総合研究所

Inventor： 辻　崇 ,  岩室　憲幸 ,  福田　憲司

IPC: H01L29/47 ,  H01L21/329 ,  H01L29/872

CPC classification number: H01L29/1608 ,  H01L21/02529 ,  H01L24/05 ,  H01L29/0615 ,  H01L29/417 ,  H01L29/66143 ,  H01L29/872 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/00

Abstract: 　炭化珪素基板基体の表面層には、ｐ + 型領域（３）、ｐ型領域（４）、およびｐ - 型領域（５）が設けられ、これらは、活性領域を囲む耐圧構造部に設けられショットキー接合の素子構造を構成する。ｐ - 型領域（５）は、ｐ + 型領域（３）、ｐ型領域（４）を囲み接合終端（ＪＴＥ）構造を構成する。ショットキー電極（７）は、ｎ型炭化珪素エピタキシャル層（２）とショットキー接合を形成する。ショットキー電極（７）および電極パッド（８）は、端部がｐ + 型領域（３）に位置し、電極パッド（８）の端部（８ａ）からショットキー電極（７）の端部（７ａ）を露出させる。このようにすることで、耐圧構造部の領域を小さくでき、且つ活性領域を大きくでき、簡単に製造できる。

Abstract translation: 碳化硅衬底基体的表面层设置有p +型区域（3），p型区域（4）和p型区域（5）。 这些区域设置在围绕有源区域的耐电压结构部分中，并形成肖特基势垒的器件结构。 p型区域（5）围绕p +型区域（3）和p型区域（4），并且构成结点终止扩展（JTE）。 肖特基电极（7）形成n型碳化硅外延层（2）和肖特基势垒。 肖特基电极（7）的端部和电极焊盘（8）位于p +型区域（3）中，肖特基电极（7）的端部（7a）从端部（8a）突出， 的电极焊盘（8）。 因此，本发明能够减小耐电压结构部区域的尺寸，增加活性区域的尺寸，并且简化生产。

公开(公告)号：WO2013159416A1

公开(公告)日：2013-10-31

申请号：PCT/CN2012/075913

申请日：2012-05-22

Applicant: 中国科学院微电子研究所 ,  尹海洲 ,  朱慧珑 ,  骆志炯

Inventor： 尹海洲 ,  朱慧珑 ,  骆志炯

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L27/1203 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/2652 ,  H01L21/266 ,  H01L21/30604 ,  H01L21/3081 ,  H01L21/743 ,  H01L21/76897 ,  H01L21/84 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/66659 ,  H01L29/66772 ,  H01L29/78 ,  H01L29/78612 ,  H01L29/78648

Abstract: 提供一种半导体结构的制造方法及一种半导体结构。该方法包括以下步骤：提供衬底（100），所述衬底（100）从下至上依次包括基底层（101）、掩埋隔离层（102）、掩埋地层（103）、超薄绝缘埋层（104）、表面有源层（105）；对所述掩埋地层（103）进行离子注入掺杂；在所述衬底（100）上形成栅极堆叠、侧墙（230）、源区（320）和漏区（310）；在所述衬底（100）上形成覆盖所述栅极堆叠、源区（320）和漏区（310）的掩膜层（400），刻蚀所述掩膜层（400）以暴露出所述源区（320）；刻蚀所述源区（320）以及源区（320）之下的超薄绝缘埋层（104），形成暴露出所述掩埋地层（103）的开口（500）；通过外延填充所述开口（500），以形成所述掩埋地层（103）的接触塞（510）。本发明通过形成掩埋地层（103）接触塞（510），将掩埋地层（103）与源区（320）电学连接，增强了半导体器件对阈值电压的控制能力，减小了短沟道效应，提高了器件性能，同时不必对掩埋地层（103）做单独引出，节省了器件面积，简化了工艺。