公开(公告)号：WO2017111810A1

公开(公告)日：2017-06-29

申请号：PCT/US2015/000362

申请日：2015-12-24

Applicant: INTEL CORPORATION

Inventor： RACHMADY, Willy ,  METZ, Matthew, V. ,  CHU-KUNG, Benjamin ,  LE, Van, H. ,  DEWEY, Gilbert ,  AGRAWAL, Ashish ,  KAVALIEROS, Jack, T.

IPC: H01L29/872

CPC classification number: H01L29/78 ,  H01L21/28255 ,  H01L29/45 ,  H01L29/66477

Abstract: An apparatus including a substrate; a transistor device on the substrate including a channel and a source and a drain disposed between the channel; a source contact coupled to the source and a drain contact coupled to the drain; and the source and drain each including a composition including a concentration of germanium at an interface with the channel that is greater than a concentration of germanium at a junction with the source contact. A method including defining an area on a substrate for a transistor device; forming a source and a drain each including an interface with the channel; and forming a contact to one of the source and the drain, wherein a composition of each of the source and the drain includes a concentration of germanium at an interface with the channel that is greater than a concentration at a junction with the contact.

Abstract translation: 一种包括衬底的设备; 衬底上的晶体管器件，其包括沟道以及设置在沟道之间的源极和漏极; 耦合到所述源极的源极触点和耦合到所述漏极的漏极触点; 并且所述源极和漏极各自包括组分，所述组分包括在与所述沟道的界面处的锗浓度大于在与所述源极触点的连接处的锗浓度。 一种方法，包括：在晶体管器件的衬底上定义一个区域; 形成均包括与所述通道的界面的源极和漏极; 以及形成与所述源极和所述漏极中的一个的接触，其中所述源极和所述漏极中的每一个的组成包括在与所述沟道的界面处的锗浓度大于在与所述接触的结处的浓度。 p>

公开(公告)号：WO2017049145A1

公开(公告)日：2017-03-23

申请号：PCT/US2016/052227

申请日：2016-09-16

Applicant: TOKYO ELECTRON LIMITED ,  TOKYO ELECTRON U.S. HOLDINGS, INC.

Inventor： TAPILY, Kandabara N. ,  CLARK, Robert D. ,  CONSIGLIO, Steven P. ,  WAJDA, Cory ,  LEUSINK, Gerrit J.

IPC: H01L21/02 ,  H01L21/04 ,  H01L29/78

CPC classification number: H01L21/28255 ,  H01J37/32192 ,  H01J37/3244 ,  H01L21/02181 ,  H01L21/02189 ,  H01L21/02323 ,  H01L21/0234 ,  H01L29/161 ,  H01L29/4966 ,  H01L29/517

Abstract: A germanium-containing semiconductor device and a method for forming a germanium-containing semiconductor device are described. The method includes providing a germanium-containing substrate, depositing an aluminum-containing diffusion barrier layer on the germanium-containing substrate, depositing a high-k layer on the aluminum-containing diffusion barrier layer, and exposing the high-k layer to atomic oxygen to reduce the equivalent oxide thickness (EOT) of the high-k layer while avoiding oxidizing the germanium-containing substrate. The germanium-containing semiconductor device includes a germanium-containing substrate, an aluminum-containing diffusion barrier layer on the germanium-containing substrate, and a high-k layer on the aluminum-containing diffusion barrier layer, where the high-k layer has been exposed to atomic oxygen to reduce the EOT of the high-k layer while avoiding oxidizing the germanium-containing substrate.

Abstract translation: 描述了含锗的半导体器件和用于形成含锗的半导体器件的方法。 该方法包括提供含锗衬底，在含锗衬底上沉积含铝扩散阻挡层，在含铝扩散阻挡层上沉积高k层，并将高k层暴露于原子氧 以降低高k层的等效氧化物厚度（EOT），同时避免氧化含锗衬底。 含锗半导体器件包括含锗衬底，含锗衬底上的含铝扩散阻挡层和含铝扩散阻挡层上的高k层，其中高k层已经 暴露于原子氧以降低高k层的EOT，同时避免氧化含锗基底。

公开(公告)号：WO2014190771A1

公开(公告)日：2014-12-04

申请号：PCT/CN2014/070302

申请日：2014-01-08

Applicant: 北京大学

Inventor： 黄如 ,  林猛 ,  安霞 ,  黎明 ,  云全新 ,  李志强 ,  李敏 ,  刘朋强 ,  张兴

IPC: H01L21/28

CPC classification number: H01L21/02321 ,  H01L21/0206 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/0234 ,  H01L21/28255 ,  H01L21/28264 ,  H01L21/31155 ,  H01L21/324 ,  H01L21/3245 ,  H01L29/517

Abstract: 提供一种沉积在锗基或三五族化合物基衬底上的栅介质的处理方法。该方法包括：在锗基或三五族化合物基衬底（1）上沉积高K栅介质（2），对高K栅介质（2）进行氟等离子体处理，并在处理过程中施加引导电场，电场使得氟离子加速到栅介质表面时能量达到5-50eV，氟等离子体漂移到栅介质中，高K介质（2）中的氟离子密度与氧原子密度比为0.01-0.15:1。该方法提高了栅介质质量和钝化缺陷效率，减小了界面态密度，提高了锗基或三五族化合物基MOS器件的性能。

公开(公告)号：WO2014185086A1

公开(公告)日：2014-11-20

申请号：PCT/JP2014/051222

申请日：2014-01-22

Applicant: 独立行政法人産業技術総合研究所

Inventor： 上牟田　雄一 ,  守山　佳彦

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/768 ,  H01L23/522 ,  H01L29/417 ,  H01L29/78

CPC classification number: H01L29/16 ,  H01L21/28255 ,  H01L23/485 ,  H01L29/165 ,  H01L29/513 ,  H01L29/517 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 　ＧｅチャネルとＳｉＧｅのソース・ドレイン領域を有する電界効果型半導体装置である。電界効果型半導体装置は、半導体層（１０）、ゲート絶縁膜（２０）、ゲート電極（３１）、ソース・ドレイン領域（６０）、Ｇｅ層（６３）、及び配線層（７２）を備える。半導体層（１０）はＧｅを含む。ゲート電極（３１）は、半導体層（１０）上にゲート絶縁膜（２０）を介して設けられている。ソース・ドレイン領域（６０）は、ゲート電極（３１）下のチャネル領域を挟んで半導体層（１０）に設けられ、チャネル領域に引っ張り歪みを付与するためのＳｉ 1-x Ｇｅ x （０＜ｘ＜１）からなる。Ｇｅ層（６３）は、ソース・ドレイン領域（６０）上に形成されている。配線層（７２）は、Ｇｅ層（６３）にコンタクトされている。

Abstract translation: 具有Ge沟道和SiGe源极/漏极区域的场效应半导体器件。 场效应半导体器件设置有半导体层（10），栅极绝缘膜（20），栅电极（31），源/漏区（60），Ge层（63）和布线 层（72）。 半导体层（10）包括Ge。 栅电极（31）设置在半导体层（10）上，栅绝缘膜（20）插入其间。 源极/漏极区域（60）设置在栅电极（31）下方的沟道区域的任一侧上的半导体层（10）上，并且包括Sii-xGex（0

公开(公告)号：WO2013074169A1

公开(公告)日：2013-05-23

申请号：PCT/US2012/052590

申请日：2012-08-28

Applicant: INTERNATIONAL BUSINESS MACHINES CORPORATION ,  BRODSKY, MaryJane ,  CHOWDHURY, Murshed M. ,  CHUDZIK, Michael P. ,  DAI, Min ,  KRISHNAN, Siddarth A. ,  NARASIMHA, Shreesh ,  SIDDIQUI, Shahab

Inventor： BRODSKY, MaryJane ,  CHOWDHURY, Murshed M. ,  CHUDZIK, Michael P. ,  DAI, Min ,  KRISHNAN, Siddarth A. ,  NARASIMHA, Shreesh ,  SIDDIQUI, Shahab

IPC: H01L21/336

CPC classification number: H01L29/518 ,  H01L21/28255 ,  H01L27/0922 ,  H01L29/51 ,  H01L29/513 ,  H01L29/66575 ,  H01L29/78

Abstract: A semiconductor device including a germanium containing substrate including a gate structure on a channel region of the semiconductor substrate. The gate structure may include a silicon oxide layer that is in direct contact with an upper surface of the germanium containing substrate, at least one high-k gate dielectric layer in direct contact with the silicon oxide layer, and at least one gate conductor in direct contact with the high-k gate dielectric layer. The interface between the silicon oxide layer and the upper surface of the germanium containing substrate is substantially free of germanium oxide. A source region and a drain region may be present on opposing sides of the channel region.

Abstract translation: 一种半导体器件，包括在所述半导体衬底的沟道区上包括栅极结构的含锗衬底。 栅极结构可以包括与含锗衬底的上表面直接接触的氧化硅层，与氧化硅层直接接触的至少一个高k栅介质层和直接与锗氧化物层直接接触的至少一个栅极导体 与高k栅介质层接触。 氧化硅层和含锗衬底的上表面之间的界面基本上不含氧化锗。 源极区域和漏极区域可以存在于沟道区域的相对侧上。

公开(公告)号：WO2006023027A1

公开(公告)日：2006-03-02

申请号：PCT/US2005/021498

申请日：2005-06-16

Applicant: FREESCALE SEMICONDUCTOR, INC. ,  THOMAS, Shawn, G. ,  MANIAR, Papu, D. ,  ILDEREM, Vida

Inventor： THOMAS, Shawn, G. ,  MANIAR, Papu, D. ,  ILDEREM, Vida

IPC: H01L21/00

CPC classification number: H01L21/022 ,  H01L21/02164 ,  H01L21/02175 ,  H01L21/0237 ,  H01L21/02532 ,  H01L21/02617 ,  H01L21/02664 ,  H01L21/28255 ,  H01L21/31641 ,  H01L21/31645 ,  H01L29/513 ,  H01L29/517 ,  H01L2924/0002 ,  H01L2924/00

Abstract: Methods and apparatus are provided for depositing a layer of pure germanium (12) can on a silicon substrate (11). This germanium layer is very thin, on the order of about 14 A, and is less than the critical thickness for pure germanium on silicon. The germanium layer (12) serves as an intermediate layer between the silicon substrate (11) and the high k gate layer (13), which is deposited on the germanium layer (12). The germanium layer (12) helps to avoid the development of an oxide interfacial layer during the application of the high k material. Application of the germanium intermediate layer in a semiconductor structure results in a high k gate functionality without: the drawbacks of series capacitance due to oxide impurities. The germanium layer (12) further improves mobility.

Abstract translation: 提供了用于在硅衬底（11）上沉积纯锗（12）罐的层的方法和装置。 该锗层非常薄，约为14A，并且小于硅上的纯锗的临界厚度。 锗层（12）用作沉积在锗层（12）上的硅衬底（11）和高k栅极层（13）之间的中间层。 锗层（12）有助于在施加高k材料期间避免氧化物界面层的发展。 锗中间层在半导体结构中的应用导致高k栅极功能，而没有：由于氧化物杂质引起的串联电容的缺点。 锗层（12）进一步提高了移动性。

公开(公告)号：WO2005017963A2

公开(公告)日：2005-02-24

申请号：PCT/US2004/025130

申请日：2004-08-03

Applicant: ASM AMERICA, INC. ,  WILK, Glen

Inventor： WILK, Glen

IPC: H01L

CPC classification number: H01L21/31658 ,  C23C16/0245 ,  C23C16/0281 ,  C23C16/405 ,  C23C16/45525 ,  H01L21/02178 ,  H01L21/02189 ,  H01L21/0228 ,  H01L21/02312 ,  H01L21/02315 ,  H01L21/28158 ,  H01L21/28194 ,  H01L21/28255 ,  H01L21/3141 ,  H01L21/3145 ,  H01L21/31604 ,  H01L21/31616 ,  H01L21/31637 ,  H01L21/31641 ,  H01L21/31645 ,  H01L29/1054 ,  H01L29/16 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66477

Abstract: Methods are provided for treating germanium surfaces (200) in preparation for subsequent deposition, particularly gate dielectric deposition by atomic layer deposition (ALD). Prior to depositing, the germanium surface (200) is treated with plasma products or thermally reacted with vapor reactants. Examples of surface treatments leave oxygen bridges, nitrogen bridges, -OH, -NH and/or -NH 2 terminations that more readily adsorb ALD reactants. The surface treatments avoid deep penetration of the reactants into the germanium bulk but improve nucleation.

Abstract translation: 提供了用于处理锗表面（200）以准备随后的沉积，特别是通过原子层沉积（ALD）的栅极电介质沉积的方法。 在沉积之前，锗表面（200）用等离子体产物处理或与蒸气反应物热反应。 表面处理的例子留下更容易吸附ALD反应物的氧桥，氮桥，-OH，-NH和/或-NH2端基。 表面处理避免了反应物深入渗入锗块，但改善了成核。

公开(公告)号：WO2014059733A1

公开(公告)日：2014-04-24

申请号：PCT/CN2012/086875

申请日：2012-12-18

Applicant: 清华大学

Inventor： 王敬 ,  梁仁荣 ,  郭磊 ,  许军

IPC: H01L21/02 ,  H01L21/20 ,  H01L29/06 ,  H01L29/24

CPC classification number: H01L29/04 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/0245 ,  H01L21/02488 ,  H01L21/02507 ,  H01L21/02532 ,  H01L21/0276 ,  H01L21/28255 ,  H01L21/823807 ,  H01L29/06 ,  H01L29/1054 ,  H01L29/161 ,  H01L29/24 ,  H01L29/517 ,  H01L29/78

Abstract: 本发明提出一种具有氧化铍的半导体结构，包括：半导体衬底（100）；和形成在半导体衬底（100）上的交替堆叠的多层绝缘氧化物层（201，202......20x）和多层单晶半导体层（301，302......30x），其中，与半导体衬底（100）接触的绝缘氧化物层（201）的材料为氧化铍、二氧化硅、氮氧化硅中的一种或多种的组合，其余的绝缘氧化物层（202......20x）的材料为单晶氧化铍。

公开(公告)号：WO2014030371A1

公开(公告)日：2014-02-27

申请号：PCT/JP2013/056678

申请日：2013-03-11

Applicant: 独立行政法人科学技術振興機構

Inventor： 鳥海　明 ,  田畑　俊行

IPC: H01L21/336 ,  H01L21/316 ,  H01L29/78

CPC classification number: H01L29/517 ,  H01L21/02178 ,  H01L21/02266 ,  H01L21/02318 ,  H01L21/02337 ,  H01L21/28255 ,  H01L21/3105 ,  H01L29/16 ,  H01L29/512 ,  H01L29/513 ,  H01L29/518 ,  H01L29/78

Abstract: 　ゲルマニウム層３０と、前記ゲルマニウム層上に形成された窒化酸化アルミニウム膜３２と、を具備し、前記窒化酸化アルミニウム膜のＥＯＴが２ｎｍ以下であり、前記窒化酸化アルミニウム膜上に金属膜としてＡｕを形成した際の前記金属膜の前記ゲルマニウム層に対する電圧を反転領域側に０．５Ｖ印加したときの前記ゲルマニウム層と前記金属膜との周波数が１ＭＨｚにおける容量値をＣｉｔ、蓄積領域における前記ゲルマニウム層と前記金属膜との容量値をＣａｃｃとしたとき、Ｃｉｔ／Ｃａｃｃは０．４以下である半導体構造。　

Abstract translation: 具有形成在所述锗层顶部上的锗层（30）和氮化铝 - 氧化物膜（32）的半导体结构。 所述氮化铝 - 氧化物膜的EOT小于或等于2nm。 让Cit表示在1MHz的频率下，当锗层和形成在氮化铝 - 氧化物膜的顶部上的金金属膜相对于锗层施加0.5V的电压时，电容被施加到金属膜 在反转区域侧，使Cacc表示在积聚区域中的锗层和金属膜之间的电容，Cit / Cacc小于或等于0.4。

公开(公告)号：WO2013155775A1

公开(公告)日：2013-10-24

申请号：PCT/CN2012/076875

申请日：2012-06-14

Applicant: 北京大学 ,  黎明 ,  李敏 ,  黄如 ,  安霞 ,  张兴

Inventor： 黎明 ,  李敏 ,  黄如 ,  安霞 ,  张兴

IPC: H01L21/762 ,  H01L21/763 ,  H01L21/76

CPC classification number: H01L21/76232 ,  H01L21/02052 ,  H01L21/02236 ,  H01L21/02255 ,  H01L21/28255 ,  H01L21/32 ,  H01L21/7621 ,  H01L21/763

Abstract: 本发明公开了一种实现锗基MOS器件有源区之间隔离的方法，在锗基衬底表面上覆盖一薄层多晶硅或多晶锗硅，然后在有源区被保护的情况下，通过两步氧化形成表面覆盖二氧化硅层或氧化锗硅层的二氧化锗隔离结构，这种以多晶硅多晶锗硅作为牺牲层的两步氧化工艺有利于提高所制备的二氧化锗隔离的质量，减小局部场氧氧化产生的鸟嘴效应，从而显著提高锗器件的性能。