公开(公告)号：WO2009129332A2

公开(公告)日：2009-10-22

申请号：PCT/US2009/040705

申请日：2009-04-15

Applicant: ASM AMERICA, INC.

Inventor： LI, Dong ,  MARCUS, Steven ,  HAUKKA, Suvi, P. ,  LI, Wei-Min

IPC: H01L21/205 ,  H01L21/336 ,  H01L21/28 ,  H01L21/3205

CPC classification number: C23C16/32 ,  C23C16/45527 ,  H01L21/28088 ,  H01L21/28273 ,  H01L21/28562 ,  H01L21/76843 ,  H01L29/4966

Abstract: Methods of forming metal carbide films are provided. In some embodiments, a substrate is exposed to alternating pulses of a transition metal species and an aluminum hydrocarbon compound, such as TMA, DMAH, or TEA. The aluminum hydrocarbon compound is selected to achieve the desired properties of the metal carbide film, such as aluminum concentration, resistivity, adhesion and oxidation resistance. In some embodiments, the methods are used to form a metal carbide layer that determines the work function of a control gate in a flash memory.

Abstract translation: 提供了形成金属碳化物膜的方法。 在一些实施方案中，将基底暴露于过渡金属物质和铝烃化合物（例如TMA，DMAH或TEA）的交替脉冲。 选择铝烃化合物以实现金属碳化物膜的所需性质，例如铝浓度，电阻率，粘附性和抗氧化性。 在一些实施例中，所述方法用于形成确定闪速存储器中的控制栅极的功函数的金属碳化物层。

公开(公告)号：WO2009101824A1

公开(公告)日：2009-08-20

申请号：PCT/JP2009/050114

申请日：2009-01-08

Applicant: 日本電気株式会社 ,  間部 謙三

Inventor： 間部 謙三

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78

CPC classification number: H01L21/823842 ,  H01L21/28088 ,  H01L21/28194 ,  H01L21/823835 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

Abstract: 【課題】IV族遷移金属の窒化物や珪化物をメタルゲート材料に用いた場合に、その仕事関数の制御幅を拡大できるＭＩＳＦＥＴ等を提供する。 【解決手段】本発明のＭＩＳＦＥＴ１０は、ゲート電極１１及びゲート絶縁膜１２の積層構造を有する。ゲート電極１１は、IV族遷移金属を含む導電膜からなる。ゲート絶縁膜１２の少なくともゲート電極１１に接する側は、IV族遷移金属によって還元されない金属酸化物からなる。ゲート電極１１とゲート絶縁膜１２との間の界面層１３は、IV族遷移金属及び酸素を含む。IV族遷移金属を含む導電膜とは、例えばIV族遷移金属の窒化物や酸化物である。ここで言うIV族遷移金属は、全てゲート電極１１に含まれるものと同じである。また、IV族遷移金属は、Ｔｉ、Ｚｒ、Ｈｆなどである。

Abstract translation: 公开了一种MISFET等，其中当IV族过渡金属的氮化物或硅化物用作金属栅极材料时，可以扩大功函数的可控范围。 MISFET（10）具有包括栅极（11）和栅极绝缘膜（12）的叠层结构。 栅电极（11）由含有IV族过渡金属的导电膜构成。 与栅电极（11）接触的栅极绝缘膜（12）的至少一侧由不被IV族过渡金属还原的金属氧化物构成。 栅电极（11）与栅极绝缘膜（12）之间的界面层（13）含有IV族过渡金属和氧。 含有IV族过渡金属的导电膜例如由IV族过渡金属的氮化物或氧化物构成。 在这一点上，所有IV族过渡金属都与栅极（11）中所含的相同。 IV族过渡金属的实例可以包括Ti，Zr和Hf。

公开(公告)号：WO2009061290A1

公开(公告)日：2009-05-14

申请号：PCT/US2006/034558

申请日：2006-09-01

Applicant: VARIAN SEMICONDUCTOR EQUIPMENT ASSOCIATES, INC.

Inventor： WALTHER, Steven ,  JEONG, Ukyo ,  MEHTA, Sandeep ,  VARIAM, Naushad

IPC: H01L21/3215 ,  H01L21/28 ,  H01L21/66 ,  H01L29/49

CPC classification number: H01L21/2807 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/3215 ,  H01L22/14 ,  H01L29/495 ,  H01L29/4966

Abstract: A system, method and program product for adjusting metal work function by ion implantation is disclosed. The invention determines the work function of the metal and determines a desired work function threshold for the metal. The desired work function threshold may be a range and is usually based on the work function of the substrate. An ion implanter system is then used to implant ions to at least a portion of the metal. The ion implantation is usually a high-energy ion stream including a material that is calculated to modify the work function of the metal. The ion implanter system continues to transmit the ion stream into the metal until the work function of the metal meets the desired work function threshold.

Abstract translation: 公开了一种通过离子注入来调节金属功函数的系统，方法和程序产品。 本发明确定金属的功函数并确定金属的期望功函数阈值。 期望的功函数阈值可以是范围，并且通常基于衬底的功函数。 然后使用离子注入机系统将离子注入金属的至少一部分。 离子注入通常是高能离子流，其包括被计算以改变金属的功函数的材料。 离子注入机系统继续将离子流传输到金属中，直到金属的功函数满足期望的功函数阈值。

公开(公告)号：WO2005122286A3

公开(公告)日：2009-04-16

申请号：PCT/US2005010825

申请日：2005-03-30

Applicant: IBM ,  BOJARCZUK NESTOR A JR ,  CABRAL CYRIL JR ,  CARTIER EDUARD A ,  COPEL MATTHEW W ,  FRANK MARTIN M ,  GOUSEV EVGENI P ,  GUHA SUPRATIK ,  JAMMY RAJARAO ,  NARAYANAN VIJAY ,  PARUCHURI VAMSI K

Inventor： BOJARCZUK NESTOR A JR ,  CABRAL CYRIL JR ,  CARTIER EDUARD A ,  COPEL MATTHEW W ,  FRANK MARTIN M ,  GOUSEV EVGENI P ,  GUHA SUPRATIK ,  JAMMY RAJARAO ,  NARAYANAN VIJAY ,  PARUCHURI VAMSI K

IPC: H01L29/792 ,  H01L21/28 ,  H01L21/8238 ,  H01L29/49 ,  H01L29/51 ,  H01L31/113 ,  H01L31/119

CPC classification number: H01L29/513 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/823857 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517

Abstract: A method of forming a CMOS structure, and the device produced therefrom, having improved threshold voltage and flatband voltage stability. The inventive method includes the steps of providing a semiconductor substrate having an nFET region and a pFET region; forming a dielectric stack atop the semiconductor substrate comprisisng an insulating interlayer atop a high k dielectric; removing the insulating interlayer from the nFET region without removing the insulating interlayer from the pFET region; and providing at least one gate stack in the pFET region and at least one gate stack in the nFET region. The insulating interlayer can be A1N or A1OxNY. The high k dielectric can be HfO2, hafnium silicate or hafnium silicon oxynitride. The insulating interlayer can be removed from the nFET region by a wet etch including a HC1/H2O2 peroxide solution.

Abstract translation: 一种形成CMOS结构的方法及其制造的器件，具有改进的阈值电压和平带电压稳定性。 本发明的方法包括提供具有nFET区和pFET区的半导体衬底的步骤; 在半导体衬底顶部形成介电堆叠，其中包括在高k电介质顶部的绝缘夹层; 从nFET区域去除绝缘中间层而不从pFET区域去除绝缘中间层; 以及在pFET区域中提供至少一个栅极堆叠以及在nFET区域中提供至少一个栅极叠层。 绝缘中间层可以是AlN或AlOxNY。 高k电介质可以是HfO 2，硅酸铪或铪硅氮氧化物。 可以通过包括HC1 / H2O2过氧化物溶液的湿蚀刻从nFET区域去除绝缘中间层。

公开(公告)号：WO2009017888A1

公开(公告)日：2009-02-05

申请号：PCT/US2008/067079

申请日：2008-06-16

Applicant: FREESCALE SEMICONDUCTOR INC. ,  HEGDE, Rama I. ,  SAMAVEDAM, Srikanth B.

Inventor： HEGDE, Rama I. ,  SAMAVEDAM, Srikanth B.

IPC: H01L21/31 ,  H01L21/336 ,  H01L29/78 ,  H01L29/423

CPC classification number: H01L29/517 ,  H01L21/28088 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/3105 ,  H01L29/4908 ,  H01L29/6659 ,  H01L29/66772 ,  H01L29/7833

Abstract: A method of making a semiconductor device (10) includes making a gate dielectric (17) with an overlying gate electrode (22). The semiconductor device (10) is made over a semiconductor layer (12). A high-k dielectric (16) comprising hafnium zirconate is deposited over the semiconductor layer. The high-k dielectric is annealed at a temperature between 650 degrees Celsius and 850 degrees Celsius in an ambient comprising hydrogen and nitrogen. The gate electrode (22) is formed on the high-k dielectric. The high-k dielectric function is for use in the gate dielectric (17). One affect is to improve the transistor performance while retaining or even improving the level of gate leakage.

Abstract translation: 制造半导体器件（10）的方法包括用覆盖的栅电极（22）制造栅极电介质（17）。 半导体器件（10）由半导体层（12）制成。 包含锆酸铪的高k电介质（16）沉积在半导体层上。 在包含氢和氮的环境中，高k电介质在650摄氏度和850摄氏度之间的温度下退火。 栅电极（22）形成在高k电介质上。 高k介电功能用于栅极电介质（17）。 一个影响是提高晶体管性能，同时保持或甚至提高栅极泄漏的水平。

公开(公告)号：WO2008112263A1

公开(公告)日：2008-09-18

申请号：PCT/US2008/003304

申请日：2008-03-12

Applicant: INTERNATIONAL BUSINESS MACHINES CORPORATION ,  KANAKASABAPATHY, Siva ,  ZHANG, Ying ,  SIKORSKI, Edmund, M. ,  YAN, Hongwen ,  NARAYANAN, Vijay ,  PARUCHURI, Vamsi, K. ,  DORIS, Bruce, B.

Inventor： KANAKASABAPATHY, Siva ,  ZHANG, Ying ,  SIKORSKI, Edmund, M. ,  YAN, Hongwen ,  NARAYANAN, Vijay ,  PARUCHURI, Vamsi, K. ,  DORIS, Bruce, B.

IPC: H01L21/311 ,  H01L21/336

CPC classification number: H01L21/31111 ,  H01L21/28088 ,  H01L21/31144 ,  H01L21/31645 ,  H01L21/823807 ,  H01L21/823828 ,  H01L29/045 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517

Abstract: An advanced method of patterning a gate stack including a high-k gate dielectric that is capped with a high-k gate dielectric capping layer such as, for example, a rare earth metal (or rare earth like)-containing layer is provided. In particular, the present invention provides a method in which a combination of wet and dry etching is used in patterning such gate stacks which substantially reduces the amount of remnant high-k gate dielectric capping material remaining on the surface of a semiconductor substrate to a value that is less than 10 10 atoms/cm 2 , preferably less than about 10 9 atoms/cm 2 .

Abstract translation: 提供了一种构图栅极堆叠的先进方法，该栅极堆叠包括用例如含有稀土金属（或稀土类））层的高k栅介质覆盖层封盖的高k栅极电介质。 特别地，本发明提供了一种方法，其中使用湿蚀刻和干蚀刻的组合来构图这样的栅极堆叠，其将残留在半导体衬底的表面上的剩余的高k栅极电介质封盖材料的量基本上减小到值 小于10 10原子/ cm 2，优选小于约10 9原子/ cm 2。

公开(公告)号：WO2008055017A3

公开(公告)日：2008-07-31

申请号：PCT/US2007081991

申请日：2007-10-19

Applicant: ASM INC ,  ELERS KAI-ERIK

Inventor： ELERS KAI-ERIK

IPC: C23C16/455 ,  C23C16/50

CPC classification number: C23C16/45525 ,  C23C16/4554 ,  C23C16/50 ,  H01L21/28088 ,  H01L29/4966 ,  H01L29/517

Abstract: Metallic-compound films are formed by plasma-enhanced atomic layer deposition (PEALD). According to preferred methods, film or thin film composition is controlled by selecting plasma parameters to tune the oxidation state of a metal (or plurality of metals) in the film. In some embodiments, plasma parameters are selected to achieve metal-rich metallic-compound films. The metallic-compound films can be components of gate stacks, such as gate electrodes. Plasma parameters can be selected to achieve a gate stack with a predetermined work function.

Abstract translation: 通过等离子体增强原子层沉积（PEALD）形成金属化合物膜。 根据优选的方法，通过选择等离子体参数来调节膜中金属（或多种金属）的氧化态来控制膜或薄膜组合物。 在一些实施例中，选择等离子体参数以实现富金属的金属化合物膜。 金属化合物膜可以是栅极堆叠的组分，例如栅电极。 可以选择等离子体参数以实现具有预定功函数的栅极堆叠。

公开(公告)号：WO2008039845A2

公开(公告)日：2008-04-03

申请号：PCT/US2007/079544

申请日：2007-09-26

Applicant: APPLIED MATERIALS, INC. ,  KRAUS, Philip, A.

Inventor： KRAUS, Philip, A.

IPC: H01L21/31

CPC classification number: H01L21/3115 ,  H01L21/28088 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L29/518

Abstract: Embodiments of the present invention generally provide a method for forming a dielectric material with reduced bonding defects on a substrate. In one embodiment, the method comprises forming a dielectric layer having a desired thickness on a surface of a substrate, exposing the substrate to a low energy plasma comprising a fluorine source gas to form a fluorinated dielectric layer on the substrate without etching the dielectric layer, and forming a gate electrode on the substrate. In certain embodiments, the fluorine source gas is a carbon free gas. In certain embodiments, the method further comprises co-flowing a gas selected from the group consisting of argon, helium, N 2 , O 2 , and combinations thereof with the fluorine source gas.

Abstract translation: 本发明的实施方案通常提供一种在基片上形成具有降低的结合缺陷的电介质材料的方法。 在一个实施例中，该方法包括在衬底的表面上形成具有所需厚度的电介质层，将衬底暴露于包含氟源气体的低能量等离子体，以在衬底上形成氟化电介质层，而不蚀刻介电层， 以及在所述衬底上形成栅电极。 在某些实施方案中，氟源气体是无碳气体。 在某些实施方案中，该方法还包括将选自氩，氦，N 2，O 2，及其组合的气体与氟源共流 加油站。

公开(公告)号：WO2007133440A2

公开(公告)日：2007-11-22

申请号：PCT/US2007010482

申请日：2007-05-01

Applicant: INTEL CORP ,  RACHMADY WILLY ,  MCINTYRE BRIAN ,  HARPER MICHAEL K ,  JOSHI SUBHASH M

Inventor： RACHMADY WILLY ,  MCINTYRE BRIAN ,  HARPER MICHAEL K ,  JOSHI SUBHASH M

CPC classification number: H01L29/4966 ,  H01L21/28088 ,  H01L21/28194 ,  H01L29/517 ,  H01L29/66553

Abstract: A transistor gate comprises a substrate having a pair of spacers disposed on a surface, a high-k dielectric conformally deposited on the substrate between the spacers, a recessed workfunction metal conformally deposited on the high-k dielectric and along a portion of the spacer sidewalls, a second workfunction metal conformally deposited on the recessed workfunction metal, and an electrode metal deposited on the second workfunction metal. The transistor gate may be formed by conformally depositing the high-k dielectric into a trench between the spacers on the substrate, conformally depositing a workfunction metal atop the high-k dielectric, depositing a sacrificial mask atop the workfunction metal, etching a portion of the sacrificial mask to expose a portion of the workfunction metal, and etching the exposed portion of the workfunction metal to form the recessed workfunction metal. The second workfunction metal and the electrode metal may be deposited atop the recessed workfunction metal.

Abstract translation: 晶体管栅极包括具有设置在表面上的一对间隔物的衬底，在隔离体之间保形地沉积在衬底上的高k电介质，共形沉积在高k电介质上并沿着间隔壁侧壁的一部分的凹陷功函数金属 保形地沉积在凹陷功函数金属上的第二功函件金属和沉积在第二功函数金属上的电极金属。 晶体管栅极可以通过将高k电介质保形地沉积到衬底上的间隔物之间​​的沟槽中而形成，从而在高k电介质顶部上共形沉积功函数金属，在功函数金属顶部沉积牺牲掩模，蚀刻部分 牺牲掩模以暴露所述功函数金属的一部分，以及蚀刻所述功函数金属的暴露部分以形成所述凹陷功函数金属。 第二功函数金属和电极金属可以沉积在凹陷功函数金属顶上。

公开(公告)号：WO2007087127A3

公开(公告)日：2007-11-22

申请号：PCT/US2007000161

申请日：2007-01-03

Applicant: IBM ,  CHUDZIK MICHAEL P ,  DORIS BRUCE B ,  GUHA SUPRATIK ,  JAMMY RAJARAO ,  NARAYANAN VIJAY ,  PARUCHURI VAMSI K ,  WANG YUN Y ,  KWONG HON WONG KEITH

Inventor： CHUDZIK MICHAEL P ,  DORIS BRUCE B ,  GUHA SUPRATIK ,  JAMMY RAJARAO ,  NARAYANAN VIJAY ,  PARUCHURI VAMSI K ,  WANG YUN Y ,  KWONG HON WONG KEITH

IPC: H01L21/336

CPC classification number: H01L29/517 ,  H01L21/28088 ,  H01L21/823828 ,  H01L21/823857 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

Abstract: Semiconductor structures, such as, for example, field effect transistors (FETs) and/or metal- oxide-semiconductor capacitor (MOSCAPs), are provided in which the workfunction of a conductive electrode stack is changed by introducing metal impurities into a metal-containing material layer which, together with a conductive electrode, is present in the electrode stack. The choice of metal impurities depends on whether the electrode is to have an n-type workfunction or a p-type workfunction. The present invention also provides a method of fabricating such semiconductor structures. The introduction of metal impurities can be achieved by codeposition of a layer containing both a metal-containing material and workfunction altering metal impurities, forming a stack in which a layer of metal impurities is present between layers of a metal-containing material, or by forming a material layer including the metal impurities above and/or below a metal-containing material and then heating the structure so that the metal impurities are introduced into the metal-containing material.

Abstract translation: 提供半导体结构，例如场效应晶体管（FET）和/或金属氧化物半导体电容器（MOSCAP），其中通过将金属杂质引入到含金属的物质中来改变导电电极堆叠的功函数 材料层与导电电极一起存在于电极堆叠中。 金属杂质的选择取决于电极是否具有n型功函数或p型功函数。 本发明还提供一种制造这种半导体结构的方法。 金属杂质的引入可以通过共沉积含有金属的材料和改变金属杂质的功函数的层来形成，形成其中金属杂质层存在于含金属材料的层之间的叠层，或通过形成 包括在含金属材料上方和/或下面的金属杂质的材料层，然后加热该结构，使得金属杂质被引入到含金属的材料中。