-
公开(公告)号：CN108122839A
公开(公告)日：2018-06-05
申请号：CN201710695218.7
申请日：2017-08-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8232 , H01L21/8238 , H01L27/092
CPC classification number: H01L27/0207 , H01L21/30604 , H01L21/32139 , H01L21/76895 , H01L21/823431 , H01L21/823437 , H01L21/823475 , H01L21/823481 , H01L23/528 , H01L27/0886 , H01L27/11807 , H01L29/0649 , H01L2027/11851 , H03K19/0944 , H01L21/8232 , H01L21/8238 , H01L27/092
Abstract: 一种制造半导体装置的方法包括在衬底上方提供材料并在所述材料的两个相对的侧壁上分别形成单独的栅极电极线。因此，可使所述栅极电极线之间的切口的宽度最小化。这会缩短所述半导体装置的单元的高度，从而增加所述半导体装置的单元密度。
-
公开(公告)号：CN107403802A
公开(公告)日：2017-11-28
申请号：CN201710351861.8
申请日：2017-05-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 一种形成半导体结构的方法包括以下操作。栅极结构设置于半导体结构的衬底的第一有源区、第二有源区和非有源区上方。第一有源区和第二有源区由非有源区间隔开。触点设置于第一有源区和第二有源区上方。至少一个栅极通孔设置于第一有源区或第二有源区上方。所述至少一个栅极通孔与栅极结构电耦合。至少一个局域互连选择性地设置于非有源区上方，以将位于第一有源区上方的至少一个触点耦合到第二有源区上方的至少一个触点。本发明实施例涉及半导体结构及其方法。
-
公开(公告)号：CN107294517A
公开(公告)日：2017-10-24
申请号：CN201710235870.0
申请日：2017-04-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K17/687
CPC classification number: H01L21/76897 , H01L21/76805 , H01L21/76834 , H01L23/535 , H01L27/1211 , H01L29/7851 , H03K17/687 , H03K2017/6878
Abstract: 一种半导体开关结构的实施例，包含源极接触、漏极接触、栅极与鳍片。接触与栅极沿着第一方向延伸并且在垂直第一方向的第二方向上彼此间隔。栅极散布于接触之间。鳍片位于接触与栅极两者之下。鳍片沿第二方向延伸并且在第一方向上彼此间隔。接触柱延伸穿过接触之一，并且未碰触栅极或鳍片。栅极柱延伸穿过栅极之一，并且未碰触接触或鳍片。接触-栅极柱与接触与栅极碰触，但未与鳍片碰触。
-
公开(公告)号：CN110556362B
公开(公告)日：2025-04-18
申请号：CN201910462226.6
申请日：2019-05-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H10D84/03 , H10D84/83
Abstract: 本发明实施例涉及一种集成背侧电源网格的半导体装置及其相关的集成电路与制造方法，所述半导体装置包含衬底、介电区、多个导电区、第一导电轨及导电结构。所述介电区位于所述衬底上。所述多个导电区位于所述介电区上。所述第一导电轨位于所述介电区内，且电连接到所述多个导电区的第一导电区。所述导电结构经布置以穿透所述衬底且形成于所述第一导电轨下方。所述导电结构电连接到所述第一导电轨。
-
公开(公告)号：CN113809077B
公开(公告)日：2024-04-12
申请号：CN202110909267.2
申请日：2021-08-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 公开了一种半导体器件及其形成方法，半导体器件包括：有源区；第一、第二和第三金属到漏极/源极(MD)接触结构，在第一方向上延伸并对应地与有源区重叠；通孔到通孔轨，在垂直于第一方向的第二方向上延伸，并与第一、第二和第三MD接触结构重叠；第一导电部，与通孔到通孔轨重叠，处于第一金属化层中，并相对于第二方向与第一、第二和第三MD接触结构中的每个重叠；以及第一通孔到MD(VD)结构，在第一MD接触结构与第一导电部之间，第一VD结构将第一导电部、通孔到通孔轨与第一MD接触结构电耦合，其中，第二或第三MD接触结构中的至少一个与通孔到通孔轨电去耦。
-
Patent Agency Ranking
公开(公告)号：CN117438448A
公开(公告)日：2024-01-23
申请号：CN202211101953.8
申请日：2022-09-09
Applicant: 台湾积体电路制造股份有限公司 , 台积电(南京)有限公司 , 台积电(中国)有限公司
IPC: H01L29/417 , H01L29/06 , H01L29/78 , H01L27/092
Abstract: 本公开涉及具有包括不同宽度源极和漏极端子的晶体管的集成电路。一种集成电路包括第一端子导体、第二端子导体以及在第一端子导体和第二端子导体之间的栅极导体。第一端子导体与有源区结构和电源轨相交。第二端子导体与有源区结构相交但不与电源轨相交。栅极导体与有源区结构相交并与第一端子导体和第二端子导体相邻。第一端子导体的第一宽度比第二端子导体的第二宽度大预定量。
-
公开(公告)号：CN117371380A
公开(公告)日：2024-01-09
申请号：CN202311032751.7
申请日：2023-08-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392 , G06F30/394
Abstract: 本发明的实施例提供了集成电路设计方法、系统和计算机程序产品。一种系统包括处理器，该处理器被配置为执行生成多个不同的布局块；在多个布局块中选择与电路的平面图中的多个块相对应的布局块；根据平面图将所选的布局块组合成电路的布局；以及将电路的布局存储在单元库中或使用电路的布局来生成包含该电路的集成电路(IC)的布局。多个布局块中的每一个都满足预定的设计规则，并且包括与第一布局部件相关的多个不同的第一块选项中的至少一个，以及与不同于第一布局部件的第二布局部件相关的多个不同的第二块选项中的至少一个。
-
公开(公告)号：CN113450844B
公开(公告)日：2023-08-04
申请号：CN202110474972.4
申请日：2021-04-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本文公开的一种集成电路包括第一多个单元行、第二多个单元行、第一时钟反相器和第二时钟反相器以及多个触发器。第二多个单元行布置为邻接第一多个单元行。第一多个单元行中的鳍的第一数量与第二多个单元行中的鳍的第二数量不同。第一时钟反相器和第二时钟反相器布置在第二多个单元行中。多个触发器布置在第一多个单元行和第二多个单元行中。多个触发器包括被配置为响应于第一时钟和第二时钟信号而运行的第一多个触发器。本发明的实施例还涉及制造集成电路的方法。
-
公开(公告)号：CN116344545A
公开(公告)日：2023-06-27
申请号：CN202310089074.6
申请日：2023-02-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 集成电路的金属化结构。在一个实施例中，集成电路包括设置在单元的有源区上方的金属‑至‑扩散(MD)层、设置在单元的有源区上方的栅极、以及包括设置在MD层和栅极上方的M0轨道的第一金属化层。集成电路还包括第二金属化层，该第二金属化层包括设置在第一金属化层上方的M1轨道。M1轨道包括各自与单元的边缘具有第一预定距离的第一M1轨道以及各自与单元的边缘具有第二预定距离的第二M1轨道，其中第一M1轨道比第二M1轨道长。本申请的实施例还公开了集成电路及形成单元布局结构的方法。
-
公开(公告)号：CN109427905B
公开(公告)日：2023-06-23
申请号：CN201810950395.X
申请日：2018-08-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 在方法中，形成其中第一半导体层和第二半导体层交替地堆叠的鳍结构。在鳍结构上方形成牺牲栅极结构。在未被牺牲栅极结构覆盖的鳍结构的源极/漏极区处蚀刻第一半导体层，从而形成暴露第二半导体层的第一源极/漏极间隔。在第一源极/漏极间隔处形成介电层，从而覆盖暴露的第二半导体层。蚀刻介电层和第二半导体层的部分，从而形成第二源极/漏极间隔。在第二源极/漏极间隔中形成源极/漏极外延层。至少一个第二半导体层与源极/漏极外延层接触，并且至少一个第二半导体层与源极/漏极外延层分离。本发明的实施例还涉及制造半导体器件的方法以及半导体器件。
-
-
-
-
-
-
-
-
-
Search Results
126
records
(took 0.037 seconds)
