公开(公告)号：CN113113382A

公开(公告)日：2021-07-13

申请号：CN202110060927.4

申请日：2021-01-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  余振华 ,  刘重希

IPC: H01L23/498 ,  H01L23/50 ,  H01L23/538 ,  H01L21/50

Abstract: 在实施例中，一种结构包括：芯衬底；耦合的再分布结构，该再分布结构包括多个再分布层，该多个再分布层包括介电层和金属化层，该再分布结构还包括嵌入在多个再分布层的第一再分布层中的第一局部互连组件，该第一局部互连组件包括导电连接件，该导电连接件接合至第一再分布层的金属化图案，该第一再分布层的介电层密封第一局部互连组件；耦合至再分布结构的第一集成电路管芯；耦合至再分布结构的第二集成电路管芯，该第一局部互连组件的互连结构将第一集成电路管芯电耦合至第二集成电路管芯；以及耦合至芯衬底的第二侧的一组导电连接件。本申请的实施例还涉及封装结构、封装件及其形成方法。

公开(公告)号：CN112309874A

公开(公告)日：2021-02-02

申请号：CN202010237003.2

申请日：2020-03-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  余振华 ,  刘重希

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/16 ,  H01L23/31

Abstract: 一种方法包括将封装部件放置在载体上方。封装部件包括器件管芯。将核心框架放置在载体上方。核心框架形成环绕第一封装部件的环。该方法还包括将核心框架和封装部件密封在密封剂中，在核心框架和封装部件上方形成再分布线，以及在封装部件上方形成电连接件，电连接件通过再分布线电耦合到封装部件。本发明的实施例还涉及封装件及其形成方法。

公开(公告)号：CN109585391B

公开(公告)日：2020-12-11

申请号：CN201811132809.4

申请日：2018-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘重希 ,  李建勋 ,  吴俊毅 ,  侯皓程 ,  林鸿仁 ,  郑荣伟 ,  王宗鼎 ,  梁裕民 ,  邹立为

IPC: H01L23/31 ,  H01L23/48

Abstract: 一种示例性半导体封装件包括裸半导体芯片，邻近裸半导体芯片的封装的半导体芯片，以及接合至裸半导体芯片和封装的半导体芯片的再分布结构。再分布结构包括具有第一厚度的第一再分布层；具有第二厚度的第二再分布层；位于第一再分布层和第二再分布层之间的第三再分布层。第三再分布层具有大于第一厚度和第二厚度的第三厚度。该封装件还包括设置在裸半导体芯片和再分布结构之间的底部填充物，以及密封裸半导体芯片、封装的半导体芯片和底部填充物的模塑料。本发明实施例涉及半导体封装件及其形成方法。

公开(公告)号：CN107039338B

公开(公告)日：2020-07-17

申请号：CN201611191301.2

申请日：2016-12-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  李建勋 ,  周淳朴 ,  薛福隆

IPC: H01L21/768

Abstract: 本发明的实施例提供用于制造互连结构的方法以及互连结构。该方法包括：在衬底中形成开口；在开口中形成低k介电块；在低k介电块中形成至少一个通孔；以及在通孔中形成导体。该互连结构包括衬底、介电块和导体。衬底具有位于其中的开口。介电块位于衬底的开口中。介电块具有位于其中的至少一个通孔。介电块的介电常数小于衬底的介电常数。导体位于介电块的通孔中。

公开(公告)号：CN111326427A

公开(公告)日：2020-06-23

申请号：CN201911282704.1

申请日：2019-12-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  余振华 ,  陈建勋

IPC: H01L21/56 ,  H01L23/31 ,  H01L25/16

Abstract: 形成半导体结构的方法包括将电压调节器附接至第一封装件的第一再分布结构。在电压调节器上方形成第二再分布结构，该电压调节器嵌入在第二再分布结构中。第一衬底附接至第二再分布结构以形成包括第一封装件的第二封装件。可以将第一电压提供给第二再分布结构，并且通过第二再分布结构提供给电压调节器。电压调节器将第一电压调节为第二电压，并且通过第一再分布结构将第二电压提供给第一器件管芯，其中，电压调节器的输出端直接附接至第一再分布结构。本发明的实施例还涉及半导体结构。

公开(公告)号：CN111106020A

公开(公告)日：2020-05-05

申请号：CN201910162653.2

申请日：2019-03-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建勋 ,  蔡侑伶 ,  吴俊毅 ,  李建勋 ,  刘重希

IPC: H01L21/60 ,  H01L23/31 ,  H01L23/522

Abstract: 在一个实施例中，一种器件包括：第一集成电路管芯，具有第一接触区域和第一非接触区域；密封剂，接触第一集成电路管芯的侧面；介电层，接触密封剂和第一集成电路管芯，介电层具有位于第一接触区域上方的第一部分、位于第一非接触区域上方的第二部分以及位于密封剂的部分上方的第三部分；以及金属化图案，包括：第一导电通孔，延伸穿过介电层的第一部分，以接触第一集成电路管芯；以及导线，沿着介电层的第二部分和第三部分延伸，导线具有沿介电层的第二部分的直线部分和沿介电层的第三部分的第一弯折部分。本发明的实施例涉及集成电路封装件和方法。

公开(公告)号：CN110875196A

公开(公告)日：2020-03-10

申请号：CN201910774022.6

申请日：2019-08-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  谢静华 ,  余振华 ,  刘重希 ,  王守怡 ,  陈建勋

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/48

Abstract: 根据本申请的实施例，提供了制造半导体器件的方法和封装件。该方法包括形成器件结构，该方法包括在半导体器件上方形成电连接至半导体器件的第一再分布结构，形成围绕第一再分布结构和半导体器件的模塑材料，在模塑材料和第一再分布结构上方形成第二再分布结构，第二再分布结构电连接至第一再分布结构，将互连结构附接至第二再分布结构，互连结构包括核心衬底，互连结构电连接至第二再分布结构，在互连结构的侧壁上以及第二再分布结构和互连结构之间形成底部填充材料。

公开(公告)号：CN110323143A

公开(公告)日：2019-10-11

申请号：CN201910245042.4

申请日：2019-03-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  李建勋 ,  吴俊毅

IPC: H01L21/56 ,  H01L23/31 ,  H01L23/485 ,  H01L21/60 ,  H01L23/488 ,  H01L23/49

Abstract: 一种方法包括将第一封装件接合到第二封装件以形成第三封装件，其中第一封装件是InFO封装件，InFO封装件包括：第一多个封装组件；第一密封材料，将第一多个封装组件密封在其中。第一多个封装组件包括器件管芯。该方法还包括将第三封装件的至少一部分放入PCB中的凹槽中，其中凹槽从PCB的顶面延伸到PCB的顶面和底面之间的中间层级。实施引线接合以将第三封装件电连接到PCB。本发明的实施例还涉及包括多芯片模块的电子卡。

公开(公告)号：CN104766850B

公开(公告)日：2018-04-17

申请号：CN201410437081.1

申请日：2014-08-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 梁裕民 ,  吴俊毅

IPC: H01L23/488 ,  H01L21/60

CPC classification number: H01L23/49838 ,  H01L22/14 ,  H01L23/481 ,  H01L23/49811 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49894 ,  H01L24/02 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L2224/0401 ,  H01L2224/11614 ,  H01L2224/11622 ,  H01L2224/131 ,  H01L2224/13144 ,  H01L2224/13294 ,  H01L2224/133 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/16238 ,  H01L2224/1712 ,  H01L2224/17132 ,  H01L2224/81424 ,  H01L2224/81444 ,  H01L2224/81447 ,  H01L2224/81455 ,  H01L2224/81466 ,  H01L2224/81815 ,  H01L2924/01057 ,  H01L2924/01072 ,  H01L2924/05042 ,  H01L2924/0533 ,  H01L2924/0534 ,  H01L2924/05342 ,  H01L2924/05432 ,  H01L2924/05442 ,  H01L2924/05994 ,  H01L2924/14 ,  H01L2924/1531 ,  H01L2924/15787 ,  H01L2924/2064 ,  H01L2924/20641 ,  H05K1/0268 ,  H05K1/113 ,  H05K3/4007 ,  H05K3/4682 ,  H05K2201/0367 ,  H05K2201/096 ,  H05K2201/0989 ,  H05K2201/10674 ,  H05K2203/0353 ,  H01L2924/014 ,  H01L2924/00014

Abstract: 本发明提供了一种管芯和一种衬底。该管芯包括至少一个集成电路芯片，且该衬底包括至少部分延伸穿过该衬底的导电柱的第一子集和第二子集。导电柱的第一子集的每个都包括突出于衬底的表面的凸块焊盘，且导电柱的第二子集的每个都部分形成凹进衬底的表面中的迹线。通过多个导电凸块将管芯连接到衬底，多个导电凸块的每个都延伸到凸块焊盘的一个焊盘和管芯之间。

公开(公告)号：CN106299571A

公开(公告)日：2017-01-04

申请号：CN201610004195.6

申请日：2016-01-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  李建勋 ,  周淳朴 ,  薛福隆

IPC: H01P3/18 ,  H01P11/00

CPC classification number: H01P3/082 ,  H01P3/026 ,  H01P3/06 ,  H01P11/003 ,  H01P3/18 ,  H01P11/001

Abstract: 一种传输线设计包括配置为传递至少一个第一信号的第一传输线。传输线设计还包括配置为传递至少一个第二信号的第二传输线，其中，第二传输线和第一传输线分隔开。传输线设计还包括位于第一传传输线和第二传输线之间的高k介电材料。传输线设计还包括围绕高k介电材料、第一传输线和第二传输线的介电材料，其中，介电材料和高k介电材料不同。本发明实施例涉及传输线设计及其形成方法。