公开(公告)号：CN114497196A

公开(公告)日：2022-05-13

申请号：CN202210077747.1

申请日：2022-01-25

申请人： 湖南大学深圳研究院

发明人： 黎博 ,  周欣芸 ,  段曦东

IPC分类号： H01L29/24 ,  C23C16/30

摘要： 本发明提出一种Se‑Cr2S3二维材料、制备方法及应用，制备方法包括如下步骤：根据载气气流方向，将石英管的腔室分为上游高温恒温区与下游高温恒温区；将S粉与Se粉放置在上游高温恒温区，将CrCl3粉放置在下游高温恒温区；在加热前预通入保护气吹扫腔室以去除石英管的腔室内的杂质，之后将S粉、Se粉以及CrCl3粉以30℃/min的升温速度加热至对应的挥发温度；随后将保护器变换为含氢载气Ar/H2，控制在预设载气流量下在沉积温度范围生长以得到Se‑Cr2S3二维材料。本发明通过Se掺杂成功提升Cr2S3二维材料的迁移率，缩短光响应时间以及调控其磁性能。

公开(公告)号：CN112701151B

公开(公告)日：2022-05-06

申请号：CN201911013564.8

申请日：2019-10-23

申请人： 株洲中车时代电气股份有限公司

发明人： 李诚瞻 ,  罗烨辉 ,  周正东 ,  刘芹 ,  王志成 ,  龚芷玉 ,  魏伟 ,  戴小平

IPC分类号： H01L29/06 ,  H01L29/24 ,  H01L21/336 ,  H01L29/78 ,  H01L21/265

摘要： 本公开提供一种SiC MOSFET器件的制造方法及SiC MOSFET器件。该方法包括：提供SiC外延片，在所述SiC外延片表面沉积生长掩膜层；刻蚀所述掩膜层，在所述掩膜层上形成第一刻蚀槽；再次刻蚀所述掩膜层，在所述第一刻蚀槽内形成第二刻蚀槽；通过第一刻蚀槽和第二刻蚀槽构成的离子注入窗口，注入第一高能离子，形成阶梯状形貌的阱区；注入第二高能离子，形成源区。本公开通过阶梯状形貌的离子注入窗口，来实现自对准工艺，可以非常精确的实现对沟道长度和位置的控制，工艺简单稳定。同时，形成阶梯状形貌的P阱区，扩展了两个P阱区之间的JFET区，增大了JFET区电流横向输出路径，进一步提升器件大电流密度输出能力。

公开(公告)号：CN107683531B

公开(公告)日：2022-04-29

申请号：CN201680029379.6

申请日：2016-05-16

申请人： 株式会社半导体能源研究所

发明人： 肥塚纯一 ,  神长正美 ,  岛行德

IPC分类号： H01L29/786 ,  H01L27/12 ,  H01L29/04 ,  H01L29/24 ,  H01L21/336 ,  H01L21/34

摘要： 提高包括氧化物半导体的晶体管的可靠性。半导体装置中的晶体管包括第一绝缘膜上的第一氧化物半导体膜、第一氧化物半导体膜上的栅极绝缘膜、栅极绝缘膜上的第二氧化物半导体膜、第一氧化物半导体膜及第二氧化物半导体膜上的第二绝缘膜，第一氧化物半导体膜具有与第二氧化物半导体膜重叠的沟道区域、与第二绝缘膜接触的源区域及漏区域，沟道区域包括第一层以及与第一层的顶面接触并覆盖第一层在沟道宽度方向上的侧面的第二层，第二氧化物半导体膜的载流子密度比第一氧化物半导体膜高。

公开(公告)号：CN114361246A

公开(公告)日：2022-04-15

申请号：CN202111672960.9

申请日：2021-12-31

申请人： 北京航天广通科技有限公司分公司

发明人： 张楚昂

IPC分类号： H01L29/24 ,  H01L21/02

摘要： 本发明提供了一种氧化物缓冲层的外延结构及其制备方法，所述外延结构由下至上依次包括衬底层、非晶三元氧化物缓冲层和氧化镓结晶层；所述非晶三元氧化物缓冲层的化学结构为(AlxGa1‑x)2O3，其中0＜x＜1；所述制备方法通过在衬底上使用有机金属源材料与含氧气体制备制备整体化学结构为(AlxGa1‑x)2O3，其中0＜x＜1的非晶三元氧化物缓冲层，再形成氧化镓结晶层；所述外延结构为铝组分由高到低渐变的单层结构或由高铝组分分层和低铝组分组成的多层结构，由特殊结构的缓冲层缓解应力，从而得到晶体质量和表面形貌优良的ε相氧化镓和/或κ相氧化镓薄膜。

公开(公告)号：CN111463290B

公开(公告)日：2022-04-15

申请号：CN202010284433.X

申请日：2020-04-13

申请人： 华中科技大学

发明人： 曾祥斌 ,  鲁基昌 ,  王文照 ,  陆晶晶 ,  王士博 ,  胡一说 ,  肖永红 ,  王君豪 ,  周宇飞 ,  袁俊茹 ,  王曦雅

IPC分类号： H01L29/808 ,  H01L29/06 ,  H01L21/336 ,  H01L29/10 ,  H01L29/24

摘要： 本发明提供了一种基于MoS2的同质结结型场效应管及其制备方法，其中的基于MoS2的同质结结型场效应管，包括：硅衬底、N型二硫化钼薄膜、P型二硫化钼薄膜、源电极、漏电极和栅电极；所述N型二硫化钼薄膜设于所述硅衬底的一侧，所述P型二硫化钼薄膜嵌入于所述N型二硫化钼薄膜的与所述硅衬底相背的一侧表面；所述栅电极设于所述P型二硫化钼薄膜的与所述硅衬底相背的一侧表面，所述源电极与所述漏电极设于所述N型二硫化钼薄膜的与所述硅衬底相背的一侧表面，且所述栅电极位于所述源电极与所述漏电极之间。

公开(公告)号：CN114242780A

公开(公告)日：2022-03-25

申请号：CN202111571065.8

申请日：2021-12-21

申请人： 北京超弦存储器研究院 ,  北京大学

发明人： 吴燕庆 ,  胡倩澜 ,  熊雄 ,  童安宇

IPC分类号： H01L29/10 ,  H01L29/24 ,  H01L29/423 ,  H01L29/78 ,  H01L21/34

摘要： 本发明公开了一种氧化铟锡垂直型环栅场效应晶体管及其制备方法。所述场效应晶体管为垂直型环栅结构，包括绝缘衬底，在绝缘衬底上由下至上依次层叠漏电极、大高宽比的氧化铟锡沟道层和源电极，其中氧化铟锡沟道层被高κ栅介质层和栅电极环绕包覆，形成环栅结构。氧化铟锡沟道由环栅包围，栅控能力增强，能更好地抑制短沟道效应，进一步推进工艺节点，并且相比于平面型环栅在栅长及源漏接触面积上的限制更小，其整体工艺热预算在300℃以内，可进行三维堆叠，因此有效提升了集成密度。

公开(公告)号：CN114141884A

公开(公告)日：2022-03-04

申请号：CN202111525672.0

申请日：2021-12-14

申请人： 上海集成电路制造创新中心有限公司

发明人： 张增星 ,  盛喆 ,  余睿

IPC分类号： H01L29/872 ,  H01L29/45 ,  H01L29/47 ,  H01L29/06 ,  H01L29/24

摘要： 本发明提供了一种可重构肖特基二极管，包括栅电极层、栅介质层、沟道层、源电极和漏电极，所述栅介质层设置于所述栅电极层的一面，所述沟道层设置于所述栅介质层背向所述栅电极层的一面，且为双极性半导体，栅极电压能够控制沟道层在P型和N型之间连续变化，所述源电极设置于所述沟道层背向所述栅介质层的一面，且与所述沟道层之间为肖特基接触，所述漏电极设置于所述沟道层背向所述栅介质层的一面，且与所述沟道层之间为欧姆接触，进而使得栅极电压能够控制沟道层表现出金属P型半导体肖特基二极管的整流特性和金属N型半导体肖特基二极管的整流特性，实现了所述可重构肖特基二极管的可重构性。

公开(公告)号：CN114141882A

公开(公告)日：2022-03-04

申请号：CN202111430047.8

申请日：2021-11-29

申请人： 嘉兴学院

发明人： 贺园园 ,  赵健伟 ,  程娜

IPC分类号： H01L29/786 ,  H01L29/24

摘要： 本发明提供了一种利用点缺陷掺杂降低能耗的场效应晶体管器件结构，涉及半导体技术领域，本发明利用点缺陷周期性掺杂提升电流开关比，降低延迟时间和功耗延迟积等性能的场效应晶体管器件结构；该结构分别通过引入Se(S)取代缺陷和锡空位缺陷实现对SnS2的n型和p型缺陷，改善材料的电学性能。在此基础上，使用点缺陷掺杂后的Sn4S7Se和Sn5S8分别作为沟道材料构建双栅极n型和p型场效应晶体管，通过可控地调节沟道区域的载流子类型和浓度，提高门电压对器件电流的调控能力，降低延迟时间和亚阈值摆幅，使器件各项性能指标达到2028年半导体技术路线对场效应晶体管高性能和低能耗的技术要求。

公开(公告)号：CN114068674A

公开(公告)日：2022-02-18

申请号：CN202111347652.9

申请日：2021-11-15

申请人： 上海集成电路制造创新中心有限公司

发明人： 朱宝 ,  尹睿 ,  张卫

IPC分类号： H01L29/06 ,  H01L29/24 ,  H01L29/49 ,  H01L29/788 ,  H01L21/34

摘要： 本发明提供了一种浮栅存储器，包括衬底、绝缘介质层、缓冲层、沟道层、隧穿层、源极、漏极、浮栅层、阻挡层、栅极和栅极接触材料层，所述缓冲层覆盖所述绝缘介质层背向所述衬底的一面，所述沟道层覆盖所述缓冲层背向所述绝缘介质层的一面，所述隧穿层覆盖所述沟道层背向所述缓冲层的一面的部分，所述浮栅层覆盖所述隧穿层背向所述沟道层的一面，所述阻挡层覆盖所述浮栅层背向所述隧穿层的一面，所述栅极覆盖所述阻挡层背向所述浮栅层的一面，能够利用二维材料无悬挂键的优势，减小界面缺陷，降低了所述浮栅存储器的阈值电压，进而降低所述浮栅存储器的功耗。本发明还提供了所述浮栅失存储器的制备方法。

公开(公告)号：CN114014277A

公开(公告)日：2022-02-08

申请号：CN202111497826.X

申请日：2021-12-09

申请人： 广东省科学院半导体研究所

发明人： 庞超 ,  龚政 ,  胡诗犇 ,  潘章旭 ,  郭婵 ,  王建太 ,  邹胜晗 ,  李育智 ,  陈志涛

IPC分类号： C01B19/00 ,  H01L21/02 ,  H01L29/24 ,  B82Y30/00

摘要： 本发明的实施例提供了一种铜铟硒纳米晶体、纳米薄膜及其制备方法和电子器件，涉及半导体技术领域。该铜铟硒纳米晶体由铜铟硒纳米晶体的制备方法制备而成，该铜铟硒纳米薄膜由铜铟硒纳米薄膜的制备方法制备而成，其中电子器件包括上述的铜铟硒纳米薄膜。由铜铟硒纳米薄膜的制备方法能够减少副产物的产生，并且通过第一前驱体及第二前驱体制备的铜铟硒纳米晶体会使得纳米晶体表面富含硫元素，进而减少有机长链配体，以实现减少粒子之间的间距，载流子以更短的粒子间距通过相邻纳米晶体之间的势垒，因此其能够增强电子耦合并改善电传输特性，能使得由铜铟硒纳米晶体制备的纳米电子器件的性能得到增强。