公开(公告)号：CN106206314B

公开(公告)日：2019-07-16

申请号：CN201510321483.X

申请日：2015-06-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄国胜 ,  周友华

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/04

CPC classification number: H01L29/66818 ,  H01L21/30608 ,  H01L21/3085 ,  H01L21/823431 ,  H01L29/045 ,  H01L29/1037 ,  H01L29/66795 ,  H01L29/7853

Abstract: 本发明的一些实施例提供了修整鳍结构的方法，方法包括以下操作：(i)在衬底上形成鳍结构；(ii)外延生长覆盖(cladding)鳍结构的外延结构，其中外延结构具有第一晶格面、第二晶格面和第三晶格面，第一晶格面具有米勒指数(111)、第二晶格面具有米勒指数(100)以及第三晶格面具有米勒指数(110)；以及(iii)去除外延结构和部分鳍结构以获得修整的鳍结构。

公开(公告)号：CN109213086A

公开(公告)日：2019-01-15

申请号：CN201710512379.8

申请日：2017-06-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周友华 ,  庄国胜

IPC: G05B19/418

Abstract: 一种制程系统与制程方法。制程系统包含机台、储存装置、第一数据库与处理器。机台用以在第一晶圆上实施半导体制程。储存装置用以储存多个计算机程序码。第一数据库用以从机台收集程序数据。处理器用以执行储存装置中的计算机程序码以进行下列步骤。校正程序数据以产生校正程序数据。筛选校正程序数据以产生过滤程序数据。根据过滤程序数据产生预测参数以供配方管理系统调整机台对第二晶圆实施半导体制程的至少一配方参数。

公开(公告)号：CN105097471B

公开(公告)日：2018-07-20

申请号：CN201510200628.0

申请日：2015-04-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林瑀宏 ,  林圣轩 ,  张志维 ,  周友华

IPC: H01L21/28 ,  H01L29/45

CPC classification number: H01L21/76855 ,  H01L21/02175 ,  H01L21/02186 ,  H01L21/0228 ,  H01L21/02304 ,  H01L21/02321 ,  H01L21/0234 ,  H01L21/265 ,  H01L21/28 ,  H01L21/285 ,  H01L21/28556 ,  H01L21/28568 ,  H01L21/31105 ,  H01L21/31116 ,  H01L21/3115 ,  H01L21/31155 ,  H01L21/3215 ,  H01L21/4763 ,  H01L21/76802 ,  H01L21/76831 ,  H01L21/76846 ,  H01L21/76877 ,  H01L21/823418 ,  H01L21/823475 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53209 ,  H01L23/53238 ,  H01L23/53252 ,  H01L23/53257 ,  H01L23/53266 ,  H01L24/02 ,  H01L29/45 ,  H01L29/66568 ,  H01L2224/0231 ,  H01L2224/02372 ,  H01L2224/02379 ,  H01L2224/05008 ,  H01L2224/11 ,  H01L2924/0103 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/05341 ,  H01L2924/0542 ,  H01L2924/0544 ,  H01L2924/1304

Abstract: 本文公开了一种形成具有掺杂的金属氧化物中间层的金属与半导体接触件的方法。在半导体衬底的顶面上形成绝缘层，目标区位于半导体衬底的顶面。穿过绝缘层蚀刻开口，开口暴露目标区的部分的顶面。掺杂的金属氧化物中间层在开口中形成并且接触目标区的顶面。用金属插塞填充开口的剩余部分，掺杂的金属氧化物中间层设置在金属插塞和衬底之间。掺杂的金属氧化物中间层由氧化锡、氧化钛或氧化锌中的一种形成并且掺杂有氟。本发明涉及具有掺杂的中间层的金属‑半导体接触件结构。

公开(公告)号：CN107068547A

公开(公告)日：2017-08-18

申请号：CN201611078060.0

申请日：2016-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄国胜 ,  周友华

IPC: H01L21/027

CPC classification number: H01L21/0273 ,  H01L21/02057 ,  H01L21/266 ,  H01L21/31133 ,  H01L21/0271

Abstract: 本发明实施例提供一种半导体装置的制造方法，包括以下步骤。在衬底上形成光刻胶层。对所述光刻胶层进行冷冻工艺。在进行所述冷冻工艺之后，对所述光刻胶层进行清洁工艺以移除所述光刻胶层。

公开(公告)号：CN103579080B

公开(公告)日：2016-08-24

申请号：CN201210549608.0

申请日：2012-12-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周友华 ,  李志聪 ,  洪敏皓 ,  连明惠 ,  吴志仁 ,  黄振铭

IPC: H01L21/762 ,  H01L21/312 ,  H01L21/67

CPC classification number: H01L21/02164 ,  H01L21/02222 ,  H01L21/02282 ,  H01L21/02323 ,  H01L21/02337 ,  H01L21/76227

Abstract: 本发明提供了一种在半导体晶圆上沉积聚硅氮烷的方法。方法包括以下步骤：将硅氮烷设置在半导体晶圆上以及加热硅氮烷以在半导体晶圆上形成聚硅氮烷。本发明还提供了一种在半导体晶圆上制备聚硅氮烷的装置。

公开(公告)号：CN105374794A

公开(公告)日：2016-03-02

申请号：CN201410795262.1

申请日：2014-12-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林瑀宏 ,  傅美惠 ,  林威戎 ,  周友华 ,  许嘉麟 ,  黄宏麟 ,  林士琦

IPC: H01L23/522 ,  H01L23/532 ,  H01L21/768

CPC classification number: H01L23/528 ,  H01L21/28518 ,  H01L21/32053 ,  H01L21/76802 ,  H01L21/76834 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76855 ,  H01L21/76877 ,  H01L21/76886 ,  H01L21/76889 ,  H01L21/76897 ,  H01L23/5226 ,  H01L23/53209 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53261 ,  H01L23/53266 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种互连结构和形成互连结构的方法。互连结构包括位于衬底上方的接触层；位于接触层上方的介电层，其中，介电层具有开口，开口暴露接触层的部分；位于接触层的暴露部分上方的硅化物层；沿着开口的侧壁的阻挡层；位于阻挡层上方的合金层；位于合金层上方的胶合层以及位于胶合层上方的导电插塞。

公开(公告)号：CN103151296B

公开(公告)日：2015-11-18

申请号：CN201210208661.4

申请日：2012-06-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张宏睿 ,  李志聪 ,  周友华 ,  张简旭珂 ,  郭铭修

IPC: H01L21/762

CPC classification number: H01L21/764 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件包括半导体衬底和覆盖半导体衬底的低K介电层。低K介电层的第一部分包括介电材料，并且低K介电层的第二部分包括气隙，其中，第一部分和第二部分彼此横向设置。还公开了形成低K介电层的一种方法，包括：在半导体衬底上方形成介电层；形成多个气隙，多个气隙在介电层中彼此横向设置；以及在介电层和气隙上方形成覆盖层。本发明还提供了部分气隙低K沉积的集成技术。

公开(公告)号：CN103215565A

公开(公告)日：2013-07-24

申请号：CN201210210266.X

申请日：2012-06-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周友华 ,  李志聪 ,  陈嘉和 ,  林进祥

IPC: C23C16/455

CPC classification number: C23C16/4405 ,  C23C16/45591

Abstract: 本公开涉及CVD共形真空/抽吸引导设计和用于引导室内的气流的引导元件。引导元件包括结构、一个或多个入口、出口和传输区。一个或多个入口形成在结构的第一侧上。入口具有根据去除速率选择的入口尺寸，以减轻室内的气流变化。出口位于与结构的第一侧相对的结构的第二侧上。出口具有根据去除速率选择的出口尺寸。传输区在结构内，并将入口耦合或连接至出口。

公开(公告)号：CN103151296A

公开(公告)日：2013-06-12

申请号：CN201210208661.4

申请日：2012-06-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张宏睿 ,  李志聪 ,  周友华 ,  张简旭珂 ,  郭铭修

IPC: H01L21/762

CPC classification number: H01L21/764 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件包括半导体衬底和覆盖半导体衬底的低K介电层。低K介电层的第一部分包括介电材料，并且低K介电层的第二部分包括气隙，其中，第一部分和第二部分彼此横向设置。还公开了形成低K介电层的一种方法，包括：在半导体衬底上方形成介电层；形成多个气隙，多个气隙在介电层中彼此横向设置；以及在介电层和气隙上方形成覆盖层。本发明还提供了部分气隙低K沉积的集成技术。

公开(公告)号：CN110828369A

公开(公告)日：2020-02-21

申请号：CN201811185781.0

申请日：2018-10-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何宜臻 ,  周友华 ,  廖彦豪 ,  张哲纶 ,  吴振诚

IPC: H01L21/768

Abstract: 一种制造介电层的方法包括在基材上方形成第一介电膜。在第一介电膜上方沉积第一成孔剂。在第一介电膜以及第一成孔剂上形成第二介电膜。第二介电膜与第一介电膜以及第一成孔剂接触。移除第一成孔剂。