-
公开(公告)号:CN102714143A
公开(公告)日:2012-10-03
申请号:CN201080060769.2
申请日:2010-12-27
Applicant: 三菱电机株式会社
IPC: H01L21/20 , C23C16/42 , C30B25/20 , C30B29/36 , H01L21/205 , H01L29/47 , H01L29/872
CPC classification number: H01L29/66068 , C30B23/02 , C30B25/02 , C30B29/36 , H01L21/02378 , H01L21/02433 , H01L21/02447 , H01L21/02496 , H01L21/02529 , H01L21/02576 , H01L21/0495 , H01L29/107 , H01L29/1095 , H01L29/1608 , H01L29/7802 , H01L29/7827 , H01L29/872
Abstract: 提供一种碳化硅外延片以及碳化硅半导体元件,可提高外延生长层的晶体质量,在形成厚膜的外延生长层时也不会使载流子移动性降低,且元件电阻低。碳化硅半导体元件(101)具有:n型碳化硅基板(1),以浓度C掺杂了氮那样的通过掺杂会使晶格常数减小的掺杂物;n型碳化硅外延生长层(3),以比碳化硅基板小的浓度掺杂了与碳化硅基板(1)相同的掺杂物;和n型缓冲层,在碳化硅基板(1)与碳化硅外延层(3)之间掺杂了所述掺杂物。缓冲层(2)以层叠了2层以上的相同厚度的层而成的多层构造形成,相对多层构造的层数N,从碳化硅外延层(3)侧起第K个层的掺杂浓度成为C·K/(N+1)。
-
公开(公告)号:CN113875018A
公开(公告)日:2021-12-31
申请号:CN201980096756.1
申请日:2019-05-29
Applicant: 三菱电机株式会社
IPC: H01L29/739 , H01L21/336 , H01L29/12 , H01L29/78
Abstract: 提供用于抑制回跳现象并且抑制平坦化工序中的集电极层的去除的技术。本申请说明书公开的技术所涉及的半导体装置具备:漂移层的下表面的一部分中的第1导电类型的漏极层、漂移层的下表面的一部分中的多个第2导电类型的集电极层以及在漂移层的下表面的一部分被多个集电极层夹着的第1导电类型的虚设层,虚设层的被多个集电极层夹着的方向即第1方向上的宽度比漏极层的第1方向上的宽度窄。
-
公开(公告)号:CN102714143B
公开(公告)日:2016-01-20
申请号:CN201080060769.2
申请日:2010-12-27
Applicant: 三菱电机株式会社
IPC: H01L21/20 , C23C16/42 , C30B25/20 , C30B29/36 , H01L21/205 , H01L29/47 , H01L29/872
CPC classification number: H01L29/66068 , C30B23/02 , C30B25/02 , C30B29/36 , H01L21/02378 , H01L21/02433 , H01L21/02447 , H01L21/02496 , H01L21/02529 , H01L21/02576 , H01L21/0495 , H01L29/107 , H01L29/1095 , H01L29/1608 , H01L29/7802 , H01L29/7827 , H01L29/872
Abstract: 提供一种碳化硅外延片以及碳化硅半导体元件,可提高外延生长层的晶体质量,在形成厚膜的外延生长层时也不会使载流子移动性降低,且元件电阻低。碳化硅半导体元件(101)具有:n型碳化硅基板(1),以浓度C掺杂了氮那样的通过掺杂会使晶格常数减小的掺杂物;n型碳化硅外延生长层(3),以比碳化硅基板小的浓度掺杂了与碳化硅基板(1)相同的掺杂物;和n型缓冲层,在碳化硅基板(1)与碳化硅外延层(3)之间掺杂了所述掺杂物。缓冲层(2)以层叠了2层以上的相同厚度的层而成的多层构造形成,相对多层构造的层数N,从碳化硅外延层(3)侧起第K个层的掺杂浓度成为C·K/(N+1)。
-
公开(公告)号:CN103703565A
公开(公告)日:2014-04-02
申请号:CN201280036061.2
申请日:2012-07-31
Applicant: 三菱电机株式会社
IPC: H01L29/06 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/861 , H01L29/868 , H01L29/872
CPC classification number: H01L29/8725 , H01L29/0619 , H01L29/0623 , H01L29/1608 , H01L29/8611 , H01L29/872
Abstract: 本发明的目的在于提供一种无需高位置精度地形成埋入注入层,具有高耐压并且高可靠性的半导体装置。本发明的半导体装置具备:作为第2导电类型的活性区域的基极2,形成于第1导电类型的半导体层表层,构成半导体元件;作为第2导电类型的多个第1杂质区域的保护环11~保护环16),在半导体层表层,以俯视时分别包围基极2的方式相互离开地形成;以及作为第2导电类型的第2杂质区域的埋入注入层18,被埋入到半导体层表层,连接多个保护环11~保护环16的底部中的至少两个。
-
公开(公告)号:CN103460386A
公开(公告)日:2013-12-18
申请号:CN201280014798.4
申请日:2012-03-12
Applicant: 三菱电机株式会社
IPC: H01L29/06 , H01L21/02 , H01L21/265 , H01L21/336 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/872
CPC classification number: H01L21/26506 , H01L21/046 , H01L23/544 , H01L29/0615 , H01L29/0657 , H01L29/0661 , H01L29/0692 , H01L29/0696 , H01L29/1095 , H01L29/1608 , H01L29/6606 , H01L29/66068 , H01L29/7395 , H01L29/7811 , H01L29/872 , H01L2223/5442 , H01L2223/54426 , H01L2223/54453 , H01L2924/0002 , H01L2924/00
Abstract: 在制造半导体装置的终端构造时,存在离子注入的工序或者光刻工序的数量增加而制造成本增加的情况。为了解决该问题,提供一种半导体装置,具备:n型的漂移层,形成于半导体基板上;元件区域,形成于漂移层的表层部;凹槽部,从元件区域隔开规定的间隔在外侧的漂移层中环状地形成;以及p型的杂质区域,从凹槽部的底部到凹槽部的内侧被形成,相比于有凹槽部的部位,在无凹槽部的部位更厚。
-
公开(公告)号:CN103299425A
公开(公告)日:2013-09-11
申请号:CN201180064721.3
申请日:2011-06-09
Applicant: 三菱电机株式会社
IPC: H01L29/06 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/872
CPC classification number: H01L21/266 , H01L21/0465 , H01L23/544 , H01L29/0619 , H01L29/0661 , H01L29/1608 , H01L29/6606 , H01L29/66068 , H01L29/872 , H01L2223/54426 , H01L2223/54453 , H01L2924/0002 , H01L2924/00
Abstract: 本发明的目的在于提供一种能够抑制高电场的产生、抑制绝缘破坏的产生的半导体装置及其制造方法。本发明的半导体装置的制造方法具备:(a)准备作为由第1导电类型的碳化硅半导体构成的基底的n+基板(1)的工序;(b)在n+基板(1)上使用抗蚀剂图案(13)来形成包围元件区域的凹槽构造(14)的工序;以及(c)通过经由抗蚀剂图案(13)的杂质注入而在凹槽构造(14)内的凹槽底面(15)以及凹槽侧面(20)的面内形成作为第2导电类型的杂质层的保护环注入层(3)的工序,其中,凹槽构造(14)的拐角部分被杂质层(3)所覆盖。
-
公开(公告)号:CN102396069A
公开(公告)日:2012-03-28
申请号:CN200980158694.9
申请日:2009-09-01
Applicant: 三菱电机株式会社
IPC: H01L29/47 , H01L21/265 , H01L29/872
CPC classification number: H01L21/046 , H01L21/0495 , H01L29/1608 , H01L29/6606 , H01L29/872
Abstract: 本发明的目的在于提供一种可以缩短牺牲氧化膜的去除所需的时间,并且可以降低对炭化硅层的表面的损伤的炭化硅半导体装置的制造方法。该炭化硅半导体的制造方法具备:(a)对炭化硅层进行离子注入的工序;(b)对离子注入后的所述炭化硅层进行活性化退火的工序;(c)通过干蚀刻去除活性化退火后的所述炭化硅层的表层的工序;(d)对干蚀刻后的所述炭化硅层的表层进行牺牲氧化来形成牺牲氧化膜的工序;以及(e)通过湿蚀刻去除所述牺牲氧化膜的工序。
-
公开(公告)号:CN101355026B
公开(公告)日:2010-06-09
申请号:CN200810133706.X
申请日:2008-07-25
Applicant: 三菱电机株式会社
Inventor: 渡边宽
IPC: H01L21/266 , H01L21/336
Abstract: 本发明提供一种碳化硅半导体装置的制造方法,该方法不对沟道区域造成等离子蚀刻引起的等离子损伤地制造沟道长度均匀的碳化硅半导体装置。在碳化硅层的表面形成第一抗蚀图案之后,注入第一导电型杂质离子,在形成通过干式蚀刻缩小了该第一抗蚀图案的宽度后的第二抗蚀图案、并且在未被第二抗蚀图案覆盖的碳化硅层的表面形成堆积层之后,经由堆积层将第二导电型的杂质离子注入碳化硅层。
-
-
-
-
-
-
-