-
公开(公告)号：CN107093587A
公开(公告)日：2017-08-25
申请号：CN201611233908.2
申请日：2016-12-28
Applicant: 富士电机株式会社
CPC classification number: H01L27/0629 , H01L21/565 , H01L23/049 , H01L23/24 , H01L23/3135 , H01L23/3178 , H01L24/48 , H01L24/49 , H01L24/85 , H01L25/0655 , H01L29/0619 , H01L29/1608 , H01L29/66143 , H01L29/66333 , H01L29/7395 , H01L29/872 , H01L2224/05552 , H01L2224/0603 , H01L2224/45015 , H01L2224/45124 , H01L2224/45147 , H01L2224/48105 , H01L2224/48137 , H01L2224/48227 , H01L2224/484 , H01L2224/49111 , H01L2224/8592 , H01L2924/00014 , H01L2224/05599 , H01L2924/2076 , H01L2224/85399 , H01L21/56 , H01L23/293 , H01L23/295 , H01L23/3121
Abstract: 本发明提供一种半导体装置及其制造方法。所述半导体装置保护引线的接合部。半导体装置(100)具备：半导体元件(12)，其在表面具有电极；引线(15)，其与半导体元件(12)的电极接合；树脂层(22b)，其覆盖半导体元件(12)的表面的引线(15)的接合部；以及凝胶填充材料(23)，其密封半导体元件(12)、引线(15)和树脂层(22b)。通过利用树脂层(22b)对引线(15)的接合部进行保护，从而能够缓和其劣化，提高半导体装置(100)的可靠性。
-
公开(公告)号：CN106898600A
公开(公告)日：2017-06-27
申请号：CN201610926034.2
申请日：2016-10-24
Applicant: 富士电机株式会社
CPC classification number: H05K5/0256 , H01L23/50 , H01L23/5385 , H01L23/5389 , H01L25/0655 , H01L25/115 , H01L25/18 , H05K5/0021 , H05K5/0204 , H05K5/0247 , H05K7/1432 , H01L25/072 , H01L23/52
Abstract: 本发明能够容易地将多个半导体模块彼此加以连接。半导体模块(100)具备：具有螺母收容部(131～133)的封装树脂(130)和配置于螺母收容部(131～133)中的螺母(143)，其中，主端子(125～127)从封装树脂(130)突出，绝缘电路板、半导体元件以及配线电路板被封装在封装树脂(130)中。进而，上述半导体模块(100)具有汇流条端子(140)，该汇流条端子140与从封装树脂130突出的主端子125～127电连接，并具有与螺母143相对的插入孔142。由此，仅通过利用连接汇流条将半导体模块(100)的汇流条端子(140)加以连接，便可容易地将两个半导体模块(100)进行连接。
-
公开(公告)号：CN119542269A
公开(公告)日：2025-02-28
申请号：CN202411142221.2
申请日：2024-08-20
Applicant: 富士电机株式会社
IPC: H01L23/31 , H01L23/48 , H01L23/485 , H01L23/495
Abstract: 本发明提供一种半导体装置，容易小型化，并且能够抑制品质的下降。具备：第一半导体芯片和第二半导体芯片，所述第一半导体芯片和第二半导体芯片彼此分离地设置，所述第一半导体芯片和第二半导体芯片各自具有上表面侧的第一主电极和下表面侧的第二主电极；以及印刷电路板，其设置于第一半导体芯片及第二半导体芯片的周围，具有多层的布线层和设置于多层的布线层之间的绝缘层，所述多层的布线层包括最上层的第一布线层和最下层的第二布线层，所述第一布线层经由连接构件来与第一半导体芯片的第一主电极电连接，所述第二布线层经由通路来与第一布线层电连接，并且所述第二布线层与第二半导体芯片的第二主电极电连接。
-
公开(公告)号：CN117240054A
公开(公告)日：2023-12-15
申请号：CN202310427669.8
申请日：2023-04-20
Applicant: 富士电机株式会社
Abstract: 本发明提供一种半导体装置，能够在搭载有缓冲电路的半导体装置中对因功率半导体元件的发热引起的可靠性的降低以及伴随长布线化的缓冲效果的降低分别进行抑制。具备：绝缘电路基板；半导体芯片，其配置于绝缘电路基板上；第一外部连接端子，其配置于绝缘电路基板上；中继端子，其配置于绝缘电路基板上；印刷电路板，其配置于半导体芯片的上方，与第一外部连接端子及中继端子连接；以及缓冲电路，其配置于印刷电路板上，缓冲电路的一端经由印刷电路板来与第一外部连接端子连接，缓冲电路的另一端经由印刷电路板来与中继端子连接。
-
公开(公告)号：CN115483196A
公开(公告)日：2022-12-16
申请号：CN202210613014.5
申请日：2022-05-31
Applicant: 富士电机株式会社
Abstract: 本发明提供一种半导体装置，能够减弱搭载有功率半导体元件的半导体装置内的布线的寄生电感。具备：绝缘电路基板，其在上表面侧具有导电板；半导体芯片，其搭载在导电板上；印刷电路板，其设置在半导体芯片的上方，并与半导体芯片电连接；第一外部连接端子其与导电板电连接，并向导电板的上方延伸；第一导电块，其包围第一外部连接端子的外周，并且被设置成与第一外部连接端子绝缘；以及密封构件，其将半导体芯片、印刷电路板和第一导电块密封。
-
Patent Agency Ranking
公开(公告)号：CN114365411A
公开(公告)日：2022-04-15
申请号：CN202180005092.0
申请日：2021-02-19
Applicant: 富士电机株式会社
IPC: H02M7/5387 , H02M1/088 , H05K7/20 , H05K7/06 , H05K7/02
Abstract: 本发明提供一种电力转换装置,包括壳体,该壳体容纳:电容器,其具有第一电容器电极和第二电容器电极；正极母线,其与正极端子和第一电容器电极电连接；负极母线,其与负极端子和第二电容器电极电连接；多个输出母线,其与多个输出端子、多个高压侧开关元件以及多个低压侧开关元件电连接；冷却器,其对多个高压侧开关元件和多个低压侧开关元件进行冷却；供给管,其将自流入口流入的制冷剂供给至冷却器；以及排出管,其将自冷却器流出的制冷剂排出至流出口,正极端子、负极端子、多个输出端子、流入口以及流出口自壳体露出,流入口、流出口、供给管以及排出管是与壳体不同的部件。
-
公开(公告)号：CN114365406A
公开(公告)日：2022-04-15
申请号：CN202180005079.5
申请日：2021-02-03
Applicant: 富士电机株式会社
Abstract: 一种电力转换装置，包括：电容器；基板，其用于安装用于电力转换的多个开关元件；冷却器，其用于对上述多个开关元件进行冷却；壳体，其用于容纳上述电容器、上述基板以及上述冷却器；电源连接器，其自上述壳体露出；输出连接器，其自上述壳体露出；以及多个配线，该多个配线包括：多个电源配线，其与上述电容器、上述多个开关元件以及上述电源连接器电连接；以及多个输出配线，其与上述多个开关元件以及上述输出连接器电连接，上述多个配线中的至少一者是包括形成于上述基板的导电图案的配线。
-
公开(公告)号：CN104040715B
公开(公告)日：2017-02-22
申请号：CN201280066705.2
申请日：2012-12-25
Applicant: 富士电机株式会社
IPC: H01L23/373 , H01L23/538 , H01L23/48 , H01L25/07
CPC classification number: H01L25/18 , H01L23/3107 , H01L23/3121 , H01L23/3735 , H01L23/4334 , H01L23/49811 , H01L23/49838 , H01L23/49844 , H01L23/5385 , H01L24/01 , H01L24/48 , H01L24/49 , H01L24/73 , H01L25/0655 , H01L25/072 , H01L25/074 , H01L2224/32225 , H01L2224/48091 , H01L2224/48137 , H01L2224/48139 , H01L2224/48227 , H01L2224/4912 , H01L2224/73265 , H01L2924/00014 , H01L2924/12032 , H01L2924/12036 , H01L2924/1305 , H01L2924/13055 , H01L2924/1306 , H01L2924/13062 , H01L2924/13091 , H01L2924/15787 , H01L2924/181 , H01L2924/30107 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/05599
Abstract: 本发明提供一种半导体器件。在带有导电图案的绝缘衬底(1)上配置有半导体芯片(9～12)，夹着半导体芯片(9～12)在带有导电图案的绝缘衬底(1)的上方配置有带有金属引脚的印刷电路板(13)，在带有导电图案的绝缘衬底(1)固定有多个外部引出端子(21、22、23)，多个外部引出端子(21、22)相邻平行配置。此外，在带有金属引脚的印刷电路板(13)的正面和背面彼此相对地形成的金属箔(15、16)配置在半导体芯片(9～12)的上方。
-
公开(公告)号：CN106057740A
公开(公告)日：2016-10-26
申请号：CN201610130201.2
申请日：2016-03-08
Applicant: 富士电机株式会社
IPC: H01L23/049 , H01L23/49 , H01L25/07 , H01L29/423
Abstract: 本发明的半导体模块以及半导体装置能够抑制动作不良的产生。半导体模块具备：半导体元件，在其正面具备栅电极和源电极，在其背面具备漏电极，并且漏电极和漏极板的正面连接；层积基板，其具备在绝缘板的正面电连接有栅电极的第一电路板和与源电极电连接的第二电路板，并且层积基板配置于漏极板的正面；栅极端子，其配置在第一电路板上；源极端子，其配置在第二电路板上；盖，其与漏极板的正面对置地配置，具备栅极端子以及源极端子所在的开口和与开口接触并延伸至外周部的导槽。
-
公开(公告)号：CN104040715A
公开(公告)日：2014-09-10
申请号：CN201280066705.2
申请日：2012-12-25
Applicant: 富士电机株式会社
CPC classification number: H01L25/18 , H01L23/3107 , H01L23/3121 , H01L23/3735 , H01L23/4334 , H01L23/49811 , H01L23/49838 , H01L23/49844 , H01L23/5385 , H01L24/01 , H01L24/48 , H01L24/49 , H01L24/73 , H01L25/0655 , H01L25/072 , H01L25/074 , H01L2224/32225 , H01L2224/48091 , H01L2224/48137 , H01L2224/48139 , H01L2224/48227 , H01L2224/4912 , H01L2224/73265 , H01L2924/00014 , H01L2924/12032 , H01L2924/12036 , H01L2924/1305 , H01L2924/13055 , H01L2924/1306 , H01L2924/13062 , H01L2924/13091 , H01L2924/15787 , H01L2924/181 , H01L2924/30107 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/05599
Abstract: 本发明提供一种半导体器件。在带有导电图案的绝缘衬底(1)上配置有半导体芯片(9～12)，夹着半导体芯片(9～12)在带有导电图案的绝缘衬底(1)的上方配置有带有金属引脚的印刷电路板(13)，在带有导电图案的绝缘衬底(1)固定有多个外部引出端子(21、22、23)，多个外部引出端子(21、22)相邻平行配置。此外，在带有金属引脚的印刷电路板(13)的正面和背面彼此相对地形成的金属箔(15、16)配置在半导体芯片(9～12)的上方。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.026 seconds)
