一种扫描单元、冗余触发器的输出控制方法及装置

    公开(公告)号:CN109212408A

    公开(公告)日:2019-01-15

    申请号:CN201710517497.8

    申请日:2017-06-29

    IPC分类号: G01R31/3185 G01R31/28

    摘要: 本发明提供了一种扫描单元和冗余触发器的输出控制方法。扫描单元包括多个触发器、选择模块和表决器;多个触发器的触发信号输入端相连接,多个触发器的时钟信号输入端相连接;选择模块的输入端分别连接每个触发器的输出端以及选择信号输入端;选择模块用于根据选择信号输出相应的触发器的输出信号;表决器分别连接多个触发器中的第一触发器和选择模块的两个输出端;表决器用于根据第一触发器的输出信号和选择模块的输出信号表决后,输出容错信号,或输出验证信号以验证触发器是否故障。本发明实施例中,扫描单元具有较好的容错能力,增强了电路的可靠性,大大减少了测试时间,而且还加快了扫描链的诊断速度和定位的准确性。

    测试信息的基于分组的传播

    公开(公告)号:CN104011553A

    公开(公告)日:2014-08-27

    申请号:CN201280059673.3

    申请日:2012-09-21

    发明人: M·波托兰

    IPC分类号: G01R31/3185

    摘要: 本发明提供了一种基于分组的测试能力。该基于分组的测试能力被配置为提供基于分组的JTAG(PJTAG)协议。PJTAG协议是被配置为支持同步JTAG协议的异步协议。PJTAG协议被配置为:在JTAG信号与被配置为传送这些JTAG信号的信息的分组之间转换(例如,在从JTAG域到PJTAG域的接口处,将JTAG信号转换成PJTAG分组;并且在从PJTAG域到JTAG域的接口处,将PJTAG分组转换成JTAG信号)。

    IC测试方法和设备
    39.
    发明授权

    公开(公告)号:CN101297208B

    公开(公告)日:2012-05-30

    申请号:CN200680039392.6

    申请日:2006-10-12

    IPC分类号: G01R31/3185

    CPC分类号: G01R31/318555

    摘要: 测试电路具有移位寄存器电路(76),用于存储为了测试集成电路核心的指令数据。移位寄存器电路的每一级包括:第一移位寄存器存储元件(32),用于存储从串行输入(wsi)接收到的信号并以扫描链操作模式将所述信号提供给串行输出(wso);以及第二并行寄存器存储元件(38),用于存储来自第一移位寄存器存储元件的信号并以更新操作模式将所述信号提供给并行输出。测试电路还包括多路复用器(70),用于向移位寄存器电路的串行输入(wsi)发送串行测试输入或向移位寄存器电路(76)的串行输入中发送附加输入(wpi[n])。在优选实施例中,测试电路还包括控制电路(78),所述控制电路响应于存储在移位寄存器的至少一级中的特定值以产生更新信号,所述更新信号用于将其他移位寄存器级设定为更新操作模式。

    包括扫描测试电路的集成电路器件及其测试方法

    公开(公告)号:CN1519573B

    公开(公告)日:2011-05-11

    申请号:CN200310123279.4

    申请日:2003-12-22

    发明人: 郑胜在 金容天

    摘要: 一种包括具有多个输出端口、多个输入端口和向量输入端的核心块的集成电路器件。核心块响应来自输入端口的输出数据,产生核心内部数据。核心块配置为在扫描测试期间输出核心内部数据,并响应核心内部数据或来自向量输入端的测试向量串行输入数据,为每个输出端口有选择地产生核心输出数据。输入侧子逻辑电路单元配置为适用于动态仿真测试,并耦接到核心块的输入端口。输入侧子逻辑电路单元响应输入到第一子逻辑电路单元的数据,为多个输入端口产生子数据。核心块和第一子逻辑电路单元之间的多路复用器(MUX)单元响应MUX控制信号,有选择地提供子数据或输出数据作为核心块的输入端口的输入。还提供了测试集成电路器件的方法。