公开(公告)号：CN101399269B

公开(公告)日：2010-12-08

申请号：CN200810167725.4

申请日：2008-09-27

申请人： 台湾积体电路制造股份有限公司

发明人： 余振华 ,  林正堂 ,  张正宏 ,  王湘仪 ,  叶震南

IPC分类号： H01L27/092 ,  H01L29/49

CPC分类号： H01L21/823835 ,  H01L21/823842 ,  H01L21/823857 ,  H01L27/092

摘要： 本发明提出了一种混合金属全硅化(FUSI)栅结构的半导体系统和半导体器件。该半导体系统包括PMOS栅结构，所述PMOS栅结构包括第一高k值电介质层、P型金属层、中间禁带金属层和形成在所述P型金属层上的全硅化物层，其中所述中间禁带金属层形成在所述高k值电介质层和所述P型金属层之间。该半导体系统还包括NMOS栅结构，所述NMOS栅结构包括第二高k值电介质层、所述全硅化物层和所述中间禁带金属层，其中所述中间禁带金属层形成与所述高k值电介质和所述全硅化物层之间。

公开(公告)号：CN101356639B

公开(公告)日：2010-12-08

申请号：CN200680050602.1

申请日：2006-12-26

申请人： 日本电气株式会社

发明人： 长谷卓

IPC分类号： H01L21/8238 ,  H01L21/28 ,  H01L27/092 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78

CPC分类号： H01L21/823871 ,  H01L21/28097 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/4975 ,  H01L29/517 ,  H01L29/66545

摘要： 本发明提供一种通过采用具有均匀组分的栅电极可以防止功函数偏移和由于Vth的有效控制呈现良好工作特性的半导体器件。该半导体器件的特征在于包括PMOS晶体管、NMOS晶体管、包括具有高介电系数的含Hf-的绝缘膜的栅绝缘膜、包括硅化物区(A)和硅化物区(B)的线电极，所述硅化物区(A)和硅化物区(B)之一包括在硅化反应中用作扩散物种的金属M的硅化物(a)、包含与栅绝缘膜接触的硅化物层(C)的另一硅化物区，所述硅化物层(C)包括金属M的硅化物(b)，所述硅化物(b)具有比硅化物(a)更小的金属M的原子组份比、以及可以基本上防止金属M在所述硅化物(b)中扩散的掺杂剂。

公开(公告)号：CN101055832B

公开(公告)日：2010-12-08

申请号：CN200710090878.9

申请日：2007-04-09

申请人： 瑞萨电子株式会社

发明人： 二瀬卓也 ,  津金秀明 ,  木本美津男 ,  铃木秀典

IPC分类号： H01L21/00 ,  H01L21/30 ,  H01L21/3065 ,  H01L21/324 ,  H01L21/28 ,  H01L21/336 ,  H01L21/67

CPC分类号： H01L21/67184 ,  H01L21/02057 ,  H01L21/02068 ,  H01L21/67167 ,  H01L21/67207 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833 ,  Y10S438/906

摘要： 本发明通过减小硅化镍层的电气特性的不均，可以提高半导体元件的可靠性和制造良品率。将半导体晶圆SW放置在成膜装置的干洗处理用的腔室27所具备的晶圆载物台27a上后，供给还原气体，对半导体晶圆SW的主面进行干洗处理，接着，利用温度维持在180℃的喷头27c，在100至150℃的第1温度下，对半导体晶圆SW进行热处理。其次，将半导体晶圆SW从腔室27真空搬运到热处理用的腔室中后，在此热处理用的腔室中，以150至400℃的第2温度对半导体晶圆SW进行热处理，由此去除残留在半导体晶圆SW的主面上的生成物。

公开(公告)号：CN101226931B

公开(公告)日：2010-06-02

申请号：CN200810002203.9

申请日：2008-01-02

申请人： 国际商业机器公司

发明人： B·A·安德森 ,  E·J·诺瓦克

IPC分类号： H01L27/02 ,  H01L27/088 ,  H01L27/092 ,  H01L21/82 ,  H01L21/8234 ,  H01L21/8238

CPC分类号： H01L21/823878 ,  H01L21/28518 ,  H01L21/743 ,  H01L21/76895 ,  H01L21/823814 ,  H01L21/823835 ,  H01L29/665

摘要： 本发明涉及完全硅化区域以提高性能的结构及其方法。公开了包括完全硅化的区域的结构以及相关的方法。在一个实施例中，一种结构包括：衬底；部分硅化的区域，位于在所述衬底上形成的集成电路的有源区域中；完全硅化的区域，位于所述集成电路的非有源区域中；以及其中由公共半导体层形成所述部分和完全硅化的区域。

公开(公告)号：CN101536176A

公开(公告)日：2009-09-16

申请号：CN200780032524.7

申请日：2007-08-29

申请人： 先进微装置公司

发明人： S·拜耳 ,  P·普雷斯 ,  T·费乌德尔

IPC分类号： H01L21/768 ,  H01L21/285 ,  H01L21/336

CPC分类号： H01L21/823418 ,  H01L21/28052 ,  H01L21/28518 ,  H01L21/76877 ,  H01L21/76883 ,  H01L21/823412 ,  H01L21/823443 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823835 ,  H01L21/823871 ,  H01L29/41725 ,  H01L29/665 ,  H01L29/66507 ,  H01L29/7842 ,  H01L29/7845 ,  H01L29/7848

摘要： 通过进行基于图案化的介电层，例如，层间电介质材料，的硅化制程，可在各别接触区以高度局部化的方式提供各别金属硅化物部分，同时可显著减少金属硅化物的总量。以此方式，可显著减少金属硅化物的应力对于场效晶体管的信道区的负面影响，同时依然保有低接触电阻。

公开(公告)号：CN101494167A

公开(公告)日：2009-07-29

申请号：CN200810183018.4

申请日：2008-12-03

申请人： 株式会社瑞萨科技

发明人： 冈田茂业 ,  二濑卓也 ,  稻叶丰

IPC分类号： H01L21/02 ,  H01L21/3205 ,  H01L21/28 ,  H01L21/336

CPC分类号： H01L21/28518 ,  H01L21/67184 ,  H01L21/67207 ,  H01L21/823835 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833 ,  H01L2224/11

摘要： 本发明提供一种能够通过降低金属硅化物层的电特性的变化提高半导体元件的可靠性及其成品收率的技术。在半导体基板1上形成镍－铂合金膜后，通过使用加热器加热装置在210－310℃的热处理温度下进行第一热处理，该技术使得镍－铂合金膜与硅相互反应以形成(PtNi)2Si相的加铂硅化镍层。随后，在除去未反应的镍－铂合金膜后，该技术进行热处理温度高于第一热处理的第二热处理以形成PtNiSi相的加铂硅化镍层。第一热处理的升温速率设置为10℃/s或更高(例如，30－250℃/s)且第二热处理的升温速率设置为10℃/s或更高(例如，10－250℃/s)。

公开(公告)号：CN101399269A

公开(公告)日：2009-04-01

申请号：CN200810167725.4

申请日：2008-09-27

申请人： 台湾积体电路制造股份有限公司

发明人： 余振华 ,  林正堂 ,  张正宏 ,  王湘仪 ,  叶震南

IPC分类号： H01L27/092 ,  H01L29/49

CPC分类号： H01L21/823835 ,  H01L21/823842 ,  H01L21/823857 ,  H01L27/092

摘要： 本发明提出了一种混合金属全硅化(FUSI)栅结构的半导体系统和半导体器件。该半导体系统包括PMOS栅结构，所述PMOS栅结构包括第一高k值电介质层、P型金属层、中间禁带金属层和形成在所述P型金属层上的全硅化物层，其中所述中间禁带金属层形成在所述高k值电介质层和所述P型金属层之间。该半导体系统还包括NMOS栅结构，所述NMOS栅结构包括第二高k值电介质层、所述全硅化物层和所述中间禁带金属层，其中所述中间禁带金属层形成与所述高k值电介质和所述全硅化物层之间。

公开(公告)号：CN101330055A

公开(公告)日：2008-12-24

申请号：CN200810125334.6

申请日：2008-06-20

申请人： 株式会社东芝

发明人： 山内尚 ,  西义史 ,  木下敦宽 ,  土屋义规 ,  古贺淳二 ,  加藤弘一

IPC分类号： H01L21/8238 ,  H01L27/092

CPC分类号： H01L21/823814 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/785

摘要： 提供在CMIS构造的半导体器件中降低n型以及p型MISFET的界面电阻的半导体器件的制造方法以及半导体器件。该半导体器件的制造方法以及半导体器件的特征在于，在第一半导体区域上形成n型MISFET的栅极绝缘膜和栅电极，在第二半导体区域上形成p型MISFET的栅极绝缘膜和栅电极，对第一半导体区域离子注入As，形成n型扩散层，在第一半导体区域上淀积包含Ni的第一金属之后，通过第一热处理形成第一硅化物层，在第一硅化物层上以及第二半导体区域上淀积包含Ni的第二金属之后，通过第二热处理将第一硅化物层进行厚膜化，并且形成第二硅化物层，对第二硅化物层离子注入B或者Mg之后，施加第三热处理。

公开(公告)号：CN101308847A

公开(公告)日：2008-11-19

申请号：CN200810003870.9

申请日：2008-01-24

申请人： 松下电器产业株式会社

发明人： 佐藤好弘 ,  小川久

IPC分类号： H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

CPC分类号： H01L21/823857 ,  H01L21/823828 ,  H01L21/823835 ,  H01L21/823842 ,  H01L27/092

摘要： 本发明公开了一种半导体装置及其制造方法。N型MIS晶体管NTr包括形成在半导体衬底100的第一活性区域100a上的第一栅极绝缘膜105a与形成在第一栅极绝缘膜上的第一栅电极108a；P型MIS晶体管PTr包括形成在半导体衬底的第二活性区域100b上且由与第一栅极绝缘膜不同的绝缘材料形成的第二栅极绝缘膜103b以及形成在第二栅极绝缘膜上的第二栅电极108b。第一栅电极和第二栅电极的上部区域在元件隔离区域上相互电连接，下部区域夹着由与第一栅极绝缘膜相同的绝缘材料形成的侧壁绝缘膜105xy而彼此分开。于是，在第一MIS晶体管和第二MIS晶体管中高精度地实现由不同的绝缘材料形成的栅极绝缘膜。

公开(公告)号：CN100424855C

公开(公告)日：2008-10-08

申请号：CN200510093507.7

申请日：2005-08-26

申请人： 台湾积体电路制造股份有限公司

发明人： 徐祖望 ,  蔡明桓 ,  陈建豪 ,  黄怡君

IPC分类号： H01L21/8238 ,  H01L27/092

CPC分类号： H01L29/7842 ,  H01L21/823807 ,  H01L21/823835 ,  H01L21/823864 ,  H01L21/823878 ,  H01L29/7843 ,  Y10S438/938

摘要： 本发明是有关于一种利用牺牲应力层来制作半导体元件的整合型高阶方法，其中牺牲应力层是作为薄膜叠层的一部份，可使形成于元件的金属硅化物具有空间选择性。将元件的低电阻部分，包含NMOS晶体管与PMOS晶体管，予以金属硅化。应力膜可以是拉伸氮化膜或是压缩氮化膜。在硅化金属形成的制程前，进行退火制程。在退火制程期间，应力氮化膜可以优先地留在NMOS晶体管或是PMOS晶体管上，但并非同时留在两者上，藉以较佳化元件的性能。在退火制程期间，拉伸氮化膜留在NMOS晶体管但并不留在PMOS晶体管上，压缩氮化膜则是留在PMOS晶体管但并不留在NMOS晶体管上。