公开(公告)号：CN105023908A

公开(公告)日：2015-11-04

申请号：CN201410503373.0

申请日：2014-09-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林瑀宏 ,  林圣轩 ,  张志维 ,  周友华 ,  许嘉麟

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L21/76847 ,  H01L21/28518 ,  H01L21/76802 ,  H01L21/76828 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76855 ,  H01L23/481 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/53252 ,  H01L23/53266 ,  H01L23/5384 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了示例性接触插塞，其包括双层结构和位于双层结构的侧壁和底面上的扩散阻挡层。该双层结构包括导电核芯和位于导电核芯的侧壁和底面上的导电衬垫。在示例性接触插塞中，导电衬垫包括钴或钌。本发明还提供了复合接触插塞结构的制造方法。

公开(公告)号：CN105006467A

公开(公告)日：2015-10-28

申请号：CN201410316858.9

申请日：2014-07-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林瑀宏 ,  林圣轩 ,  张志维 ,  周友华

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L21/76883 ,  H01L21/28518 ,  H01L21/76846 ,  H01L21/76852 ,  H01L21/76855 ,  H01L21/76858 ,  H01L21/76871 ,  H01L21/76889 ,  H01L23/485 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种半导体器件及其形成方法。该半导体器件包含位于衬底上方的硅化物层、位于由衬底上方的介电层形成的开口中的金属插塞、位于金属插塞和介电层之间及金属插塞和硅化物层之间的第一金属层、位于第一金属层上方的第二金属层以及位于第一金属层和第二金属层之间的非晶层。本发明还公开了金属接触结构及其形成方法。

公开(公告)号：CN100396609C

公开(公告)日：2008-06-25

申请号：CN200410000591.9

申请日：2004-01-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张志维 ,  王美匀

IPC: C01B33/06 ,  H01L21/3205 ,  H01L21/3213 ,  H01L21/324

CPC classification number: H01L29/66507 ,  H01L21/28114 ,  H01L29/665 ,  H01L29/66545

Abstract: 本发明公开了一种新的微小线宽金属硅化物的制作方法。首先，于基底表面形成一间隔层；接着，图案化该间隔层，以于间隔层中形成一开口，同时去除开口两侧以外未被图案化处理的间隔层，保留开口两侧图案化后的间隔层；接着，于整个基底表面全面性形成一多晶硅层，不仅填满开口内部，且覆盖于开口两侧图案化后的间隔层表面；接着，图案化该多晶硅层，仅留下位于开口内以及开口与其两侧图案化后的间隔层上方的多晶硅层；接着，共形于整个基底形成一金属层；最后，实施热处理程序，使图案化后的多晶硅层高于图案化后的间隔层的部分与金属层发生反应，形成金属硅化物。

公开(公告)号：CN100375240C

公开(公告)日：2008-03-12

申请号：CN200410102595.8

申请日：2004-12-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴启明 ,  林正堂 ,  王美匀 ,  张志维 ,  眭晓林

IPC: H01L21/28 ,  H01L21/335 ,  H01L21/8234 ,  H01L29/772

CPC classification number: H01L29/66507 ,  H01L21/28097 ,  H01L29/458 ,  H01L29/4908

Abstract: 本发明是关于一种金属硅化栅极的形成方法及具有金属硅化栅极的晶体管，其形成方法适用于具有至少一栅极以及多个源/漏极区的一基底，包括下列步骤：借由一第一材料以于该些源/漏极区上形成一第一金属硅化物，该第一金属硅化物具有一第一厚度；以及借由一第二材料以于该栅极内形成一第二金属硅化物，其中该第二金属硅化物具有一第二厚度，其中该第二厚度比该第一厚度厚，且形成该第二金属硅化物时，该些源/漏极区内的该第一金属硅化物具有阻障功能，可避免于该些源/漏极区内产生金属二次硅化。本发明可明显改善其超浅接合结构的可靠度，可在不增加接合漏电流的情形下减少于源/漏极区与栅电极的寄生电阻、片电阻、以及接触电阻，且可避免接合漏电流或尖峰放电情形。

公开(公告)号：CN1722369A

公开(公告)日：2006-01-18

申请号：CN200410102595.8

申请日：2004-12-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴启明 ,  林正堂 ,  王美匀 ,  张志维 ,  眭晓林

IPC: H01L21/28 ,  H01L21/335 ,  H01L21/8234 ,  H01L29/772

CPC classification number: H01L29/66507 ,  H01L21/28097 ,  H01L29/458 ,  H01L29/4908

Abstract: 本发明是关于一种金属硅化栅极及其形成方法，其形成方法适用于具有至少一栅极以及多个主动区的一基底，包括下列步骤：借由一第一材料以于该些主动区上形成一第一金属硅化物，该第一金属硅化物具有一第一厚度；以及借由一第二材料以于该栅极内形成一第二金属硅化物，其中该第二金属硅化物具有一第二厚度，其中该第二厚度较该第一厚度为厚，且形成该第二金属硅化物时，该些主动区内的该第一金属硅化物具有阻障功能，可避免于该些主动区内产生金属二次硅化。本发明可明显改善其超浅接合结构的可靠度，可在不增加接合漏电流的情形下减少于主动区与栅电极的寄生电阻、片电阻、以及接触电阻，且可避免接合漏电流或尖峰放电情形。

公开(公告)号：CN119162539A

公开(公告)日：2024-12-20

申请号：CN202411078877.2

申请日：2024-08-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖俊彦 ,  李易 ,  张淑兰 ,  林圣轩 ,  张峰瑜 ,  林威戎 ,  蔡纯怡 ,  纪志坚 ,  蔡明兴 ,  张珮珊 ,  张志维

IPC: C23C14/14 ,  C23C16/04 ,  C23C16/06 ,  H01L21/3205 ,  H01L21/321 ,  H01L21/67

Abstract: 一种混合还原物理气相沉积法及物理气相沉积设备，方法包含将晶圆定位在物理气相沉积设备的静电吸盘上，且晶圆包含暴露出导电特征的开口。设定晶圆的温度为室温。通过物理气相沉积设备在开口处沉积钨薄膜，且钨薄膜包含位于从开口暴露的导电特征的上表面上的底部、位于开口延伸穿过的介电层的上表面的顶部、以及位于开口暴露出的介电层的侧壁上的侧壁部分。移除开口上方钨薄膜的顶部和侧壁部分。通过化学气相沉积操作选择性地沉积钨，且在开口中的底部上沉积钨栓塞。

公开(公告)号：CN112310217B

公开(公告)日：2024-12-13

申请号：CN202010252418.7

申请日：2020-04-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卢炜业 ,  蔡彦明 ,  陈泓旭 ,  张志维 ,  林圣轩

IPC: H01L29/78 ,  H01L29/417 ,  H01L21/336 ,  H01L27/092 ,  H01L21/8238

Abstract: 本公开涉及半导体器件和制造方法。提供了一种具有多个硅化物区域的半导体器件。在实施例中，在源极/漏极区域上沉积第一硅化物前体和第二硅化物前体。形成具有第一相的第一硅化物，并且第二硅化物前体不溶于第一硅化物的第一相内。第一硅化物的第一相被修改为第一硅化物的第二相，并且第二硅化物前体可溶于第一硅化物的第二相。利用第二硅化物前体和第一硅化物的第二相来形成第二硅化物。

公开(公告)号：CN116469835A

公开(公告)日：2023-07-21

申请号：CN202210698450.7

申请日：2022-06-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李欣怡 ,  廖均达 ,  洪正隆 ,  蔡彦明 ,  简瑞宏 ,  赵皇麟 ,  张文 ,  张志维 ,  蔡明兴 ,  徐志安

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本公开涉及晶体管中的功函数金属及其形成方法。一种方法，包括：在半导体区域之上形成虚设栅极堆叠；在虚设栅极堆叠的侧面形成源极/漏极区域；去除虚设栅极堆叠以形成沟槽；形成延伸进入沟槽内并且位于半导体区域上的栅极电介质层；以及在栅极电介质层之上沉积第一功函数层。第一功函数层包括选自由钌、钼及其组合组成的组中的金属。方法还包括：在第一功函数层之上沉积导电填充层；以及执行平坦化工艺以去除导电填充层、第一功函数层和栅极电介质层的多余部分，从而形成栅极堆叠。

公开(公告)号：CN116153785A

公开(公告)日：2023-05-23

申请号：CN202210854441.2

申请日：2022-07-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈品彣 ,  钟长廷 ,  赵翊翔 ,  温钰婷 ,  杨凯杰 ,  葛于臣 ,  徐鹏皓 ,  郑雅忆 ,  洪敏修 ,  黄俊贤 ,  林威戎 ,  张志维 ,  蔡明兴

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/768 ,  H01L23/482

Abstract: 本公开涉及半导体器件的接触特征及其形成方法。一种方法包括在外延源极/漏极区域之上形成电介质层，在电介质层中形成开口。开口暴露外延源极/漏极区域的一部分。在开口的侧壁和底部上形成阻挡层。对开口的侧壁和底部执行氧化工艺。氧化工艺将阻挡层的一部分转化为氧化阻挡层，并将电介质层的与所述氧化阻挡层相邻的部分转化为衬垫层。去除氧化阻挡层。以自下而上的方式用导电材料填充开口，导电材料与衬垫层实体接触。

公开(公告)号：CN110660726B

公开(公告)日：2022-08-09

申请号：CN201910243387.6

申请日：2019-03-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈靖怡 ,  卢炜业 ,  陈泓旭 ,  张志维

IPC: H01L21/768 ,  H01L23/522

Abstract: 本公开涉及半导体装置及其形成方法。在接触插塞的黏合层上使用氮等离子体处理，氮等离子体处理的结果为氮并入到黏合层中。当接触插塞沉积在开口中时，在接触插塞和黏合层之间形成金属氮化物中间层。在绝缘层中的开口上使用氮等离子体处理，氮等离子体处理的结果为氮并入到开口处的绝缘层中。当接触插塞沉积在开口中时，在接触插塞和绝缘层之间形成金属氮化物中间层。