公开(公告)号：CN100390939C

公开(公告)日：2008-05-28

申请号：CN200380106412.3

申请日：2003-12-15

申请人： 皇家飞利浦电子股份有限公司

发明人： V·C·维内兹亚 ,  C·J·J·达奇斯 ,  J·C·霍克 ,  M·J·H·范达尔

IPC分类号： H01L21/28 ,  H01L21/336 ,  H01L21/285

CPC分类号： H01L29/41783 ,  H01L21/26586 ,  H01L21/28097 ,  H01L21/28518 ,  H01L21/823814 ,  H01L21/823835 ,  H01L29/1045 ,  H01L29/4975 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833 ,  Y10T307/74

摘要： 本发明涉及一种具有场效应晶体管的半导体器件(10)的制造方法，在该方法中，提供半导体材料的半导体主体(1)，在其表面具有源区(2)和漏区(3)以及源区(2)和漏区(3)之间的栅区(4)，其中栅区栅电介质(5)与半导体主体(1)表面分离的另一半导体材料的半导体区(4A)，并且具有用于形成源和漏区(2，3)的邻近栅区(4)的隔离物(6)，在该方法中，给源区(2)和漏区(3)提供了用于形成金属和半导体材料化合物(8)的金属层(7)，并且给栅区(4)提供了用于形成金属和另一半导体材料化合物(8)的金属层(7)。不同的金属层被用于硅化源和漏区和栅区(2，3，4)的已知方法有若干缺点。依据本发明方法的特征在于，在形成隔离物(6)之前，关于半导体区(4A)可选择性蚀刻的材料的牺牲区(4B)在半导体区(4A)的顶部上被沉积，并且在形成隔离物(6)之后，通过蚀刻去除牺牲层(4B)，而在牺牲层(4B)去除之后，沉积单一金属层(7)与源、漏以及栅区(2，3，4)接触。该方法一方面非常简单，这是由于它仅需单个金属层和少量的直接向前的步骤并且和现有的(硅)技术相兼容，而在另一方面它产生在完全硅化的栅(4)中没有耗尽层效应的(MOS)FET。

公开(公告)号：CN101136437A

公开(公告)日：2008-03-05

申请号：CN200710148535.3

申请日：2007-08-29

申请人： 株式会社东芝

发明人： 新宮昌生 ,  木下敦宽 ,  土屋义规

IPC分类号： H01L29/78 ,  H01L29/43 ,  H01L27/092 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8238

CPC分类号： H01L21/28079 ,  H01L21/28052 ,  H01L21/28097 ,  H01L21/28518 ,  H01L21/823814 ,  H01L21/823835 ,  H01L27/1203 ,  H01L29/4933 ,  H01L29/495 ,  H01L29/4975 ,  H01L29/7851

摘要： 半导体器件及其制造方法。本发明公开一种通过电极的接触电阻和电极本身的电阻的减小而具有增强性能的具有场效应晶体管(FET)的半导体器件。该FET包括n型FET，其具有在半导体衬底中形成的通道区，绝缘地覆盖通道区的栅电极，以及在通道区的两端形成的一对源和漏电极。源/漏电极由第一金属的硅化物制成。包含第二金属的界面层在衬底和第一金属之间的界面中形成。第二金属的功函数小于第一金属的硅化物的功函数，并且第二金属硅化物的功函数小于第一金属硅化物的功函数。本发明还公开了半导体器件的制造方法。

公开(公告)号：CN101093805A

公开(公告)日：2007-12-26

申请号：CN200710112100.3

申请日：2007-06-22

申请人： 株式会社东芝

发明人： 山内尚 ,  木下敦宽 ,  土屋义规 ,  古贺淳二

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L21/823814 ,  H01L21/26513 ,  H01L21/28097 ,  H01L21/823835 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636

摘要： 一种半导体器件，包括：其中形成有沟道区的第一导电类型的第一半导体区；在该沟道区上形成的栅绝缘膜；在沟道区两侧的SixGe1－x(0＜x＜1)层；在SixGe1－x层上形成的第二导电类型的具有从1021～1022原子/cm3范围的受控杂质浓度的一对第二半导体区；和在第二半导体区上形成的含镍的硅化物层。还公开了该半导体器件的制造方法。

公开(公告)号：CN101080811A

公开(公告)日：2007-11-28

申请号：CN200680001430.9

申请日：2006-01-10

申请人： 国际商业机器公司

发明人： 骆志炯 ,  方隼飞 ,  朱慧珑

IPC分类号： H01L21/336 ,  H01L29/76

CPC分类号： H01L29/4975 ,  H01L21/28097 ,  H01L21/823835 ,  H01L29/665 ,  H01L29/7833

摘要： 一种用于在FET器件中形成金属硅化物栅极的工艺，其中硅化物是自形成的(即，不需要单独的金属/硅反应步骤而形成)，且不需要硅材料的CMP或回蚀。第一层硅材料(3)(多晶硅或非晶硅)形成于栅极电介质(2)上；然后在上述第一层(3)上形成一层金属(4)，并在上述金属层(4)上形成第二层硅(5)。随后，实施高温(大于700℃)处理步骤，如源/漏激活退火；该步骤有效地通过金属与第一层内的硅反应在栅极电介质(2)上形成硅化物层(30)。可以实施第二高温处理步骤(如源/漏硅化)，有效地利用第二层(5)的硅形成第二硅化物层(50)。各层的厚度是这样的：在高温处理中，基本上第一层的全部和至少第二层的一部分被硅化物材料取代。因此，可以产生充分硅化的栅极结构。

公开(公告)号：CN101069282A

公开(公告)日：2007-11-07

申请号：CN200580041421.8

申请日：2005-12-01

申请人： 国际商业机器公司

发明人： 方隼飞 ,  小希里尔·卡布莱尔 ,  切斯特·T.·齐奥波科夫斯基 ,  克里斯蒂安·拉沃伊 ,  克莱门特·H.·万

IPC分类号： H01L21/8238

CPC分类号： H01L21/823835

摘要： 一种只要求一个光刻层次的在CMOS器件中形成双重自对准全硅化栅极的方法，其中，所述方法包含：在半导体衬底(252)中形成具有第一阱区域(253)的第一类型的半导体器件(270)，在第一阱区域(253)中形成第一源极/漏极硅化物区域(266)，和形成与第一源极/漏极硅化物区域(266)隔离的第一类型的栅极(263)；在半导体衬底(252)中形成具有第二阱区域(254)的第二类型的半导体器件(280)，在第二阱区域(254)中形成第二源极/漏极硅化物区域(256)，和形成与第二源极/漏极硅化物区域(256)隔离的第二类型的栅极(258)；在第二类型的半导体器件(280)上选择性地形成第一金属层(218)；只在第二类型的栅极(258)上执行第一全硅化(FUSI)栅极形成；在第一和第二类型的半导体器件(270、280)上淀积第二金属层(275)；和只在第一类型的栅极(263)上执行第二FUSI栅极形成。

公开(公告)号：CN101055832A

公开(公告)日：2007-10-17

申请号：CN200710090878.9

申请日：2007-04-09

申请人： 株式会社瑞萨科技

发明人： 二瀬卓也 ,  津金秀明 ,  木本美津男 ,  铃木秀典

IPC分类号： H01L21/00 ,  H01L21/30 ,  H01L21/3065 ,  H01L21/324 ,  H01L21/28 ,  H01L21/336 ,  H01L21/67

CPC分类号： H01L21/67184 ,  H01L21/02057 ,  H01L21/02068 ,  H01L21/67167 ,  H01L21/67207 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833 ,  Y10S438/906

摘要： 本发明通过减小硅化镍层的电气特性的不均，可以提高半导体元件的可靠性和制造良品率。将半导体晶圆SW放置在成膜装置的干洗处理用的腔室27所具备的晶圆载物台27a上后，供给还原气体，对半导体晶圆SW的主面进行干洗处理，接着，利用温度维持在180℃的喷头27c，在100至150℃的第1温度下，对半导体晶圆SW进行热处理。其次，将半导体晶圆SW从腔室27真空搬运到热处理用的腔室中后，在此热处理用的腔室中，以150至400℃的第2温度对半导体晶圆SW进行热处理，由此去除残留在半导体晶圆SW的主面上的生成物。

公开(公告)号：CN1993815A

公开(公告)日：2007-07-04

申请号：CN200580025816.9

申请日：2005-07-22

申请人： 飞思卡尔半导体公司

发明人： 沃恩-于·西恩 ,  迪纳·H·特里约索 ,  比克-耶·纽耶

IPC分类号： H01L21/336 ,  H01L21/8238 ,  H01L21/28 ,  H01L29/43 ,  H01L27/092

CPC分类号： H01L21/823807 ,  H01L21/823814 ,  H01L21/823835 ,  H01L21/823842 ,  H01L21/823878 ,  H01L21/84 ,  H01L29/165 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66659 ,  H01L29/7848

摘要： 使用半导体衬底(14)并在半导体衬底上方形成控制电极(49)，以形成晶体管(10)。在半导体衬底内并与控制电极相邻地形成第一电流电极(70)。第一电流电极具有第一预定半导体材料。在半导体衬底内并与控制电极相邻地形成第二电流电极(84)，以在半导体衬底内形成沟道(26)。第二电流电极具有与第一预定半导体材料不同的第二预定半导体材料。选择第一预定半导体材料，以优化第一电流电极的带隙能，并且选择第二预定半导体材料以优化沟道应变。

公开(公告)号：CN1320654C

公开(公告)日：2007-06-06

申请号：CN200410057340.4

申请日：2004-08-27

申请人： 台湾积体电路制造股份有限公司

发明人： 林俊杰 ,  李文钦 ,  杨育佳 ,  林全益 ,  胡正明

IPC分类号： H01L27/092 ,  H01L29/78 ,  H01L21/336 ,  H01L21/8238 ,  H01L21/3205 ,  H01L21/768 ,  H01L21/28

CPC分类号： H01L21/28052 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/665 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/78648

摘要： 本发明提供一种具有多样的金属硅化物的半导体元件及其制造方法。该半导体元件包括一个半导体基底，一个位于基底的第一区的第一金属硅化物，以及一个位于基底的第二区的第二金属硅化物。其中，第一金属硅化物不同于第二金属硅化物。此外，第一金属硅化物和第二金属硅化物可以是一个合金金属硅化物。本发明能够在同一芯片不同型式的晶体管上形成具有不同功函数的金属硅化物，因而能够得到可靠的接触状况，并能解决现有技术的缺点。

公开(公告)号：CN1941376A

公开(公告)日：2007-04-04

申请号：CN200610093784.2

申请日：2006-06-19

申请人： 松下电器产业株式会社

发明人： 相田和彦 ,  平濑顺司 ,  濑部绍夫 ,  粉谷直树 ,  竹冈慎治 ,  冈崎玄

IPC分类号： H01L27/092 ,  H01L21/8238

CPC分类号： H01L21/823835 ,  H01L21/28052 ,  H01L21/823871

摘要： 本发明公开了一种半导体装置及其制造方法。目的在于：在具有被全硅化物化的双栅极结构的半导体装置中，通过提高栅极电极的稳定性来提高半导体装置的可靠性。在形成成为N型MIS晶体管形成区域的栅极电极的NiSi膜(110A)的同时，形成成为P型MIS晶体管形成区域的栅极电极的Ni3Si膜(110B)。将未反应的N型多结晶硅膜(103A)作为防止NiSi膜(110A)和Ni3Si膜(110B)之间的相互扩散的导电性扩散防止区域残留在元件隔离区域(101)上即硅化物化防止膜(106)下。

公开(公告)号：CN1933158A

公开(公告)日：2007-03-21

申请号：CN200610093208.8

申请日：2006-06-22

申请人： 松下电器产业株式会社

发明人： 佐藤好弘 ,  工藤千秋

IPC分类号： H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

CPC分类号： H01L21/823456 ,  H01L21/28097 ,  H01L21/823443 ,  H01L21/823835 ,  H01L21/82385 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

摘要： 在将晶体管的栅极电极全硅化物化之际，根据栅极长度或栅极面积等对图案的依赖性，在未反应的多晶硅区域或硅化物的组成局部不同的区域不形成栅极电极。半导体装置，包括顺次形成在半导体衬底的第一区域(A)上，具有第一栅极绝缘膜(104A)及全硅化物化了的第一栅极电极(115A)的第一N型金属绝缘体半导体晶体管(51)，和顺次形成在半导体衬底的第二区域(B)上，具有第二栅极绝缘膜(104B)及全硅化物化了的第二栅极电极(115B)的第二N型金属绝缘体半导体晶体管(52)。第二栅极电极的栅极长度，比第一栅极电极的栅极长度大，且，第二栅极电极的栅极长度方向的中央部的厚度，比第一栅极电极的厚度小。