公开(公告)号：CN105684088A

公开(公告)日：2016-06-15

申请号：CN201480048217.8

申请日：2014-07-29

申请人： 株式会社东芝 ,  SK海力士公司

发明人： 清水直树 ,  裴智慧

IPC分类号： G11C11/15 ,  G11C7/00 ,  G11C8/00

CPC分类号： G11C11/1693 ,  G11C7/08 ,  G11C7/109 ,  G11C7/22 ,  G11C7/222 ,  G11C8/16 ,  G11C8/18 ,  G11C11/1653 ,  G11C11/1673 ,  G11C11/1675 ,  G11C11/4076 ,  G11C11/419 ,  G11C11/5607 ,  G11C13/0023 ,  G11C13/004 ,  G11C13/0061 ,  G11C13/0069

摘要： 本发明公开了一种能够执行第一模式和第二模式的半导体存储装置，所述第一模式具有第一潜伏期，所述第二模式具有比所示第一潜伏期长的第二潜伏期。该半导体存储装置包括：焊盘单元，该焊盘单元被配置为从外部接收地址和命令；第一延迟电路，该第一延迟电路被配置为将所述地址延迟与所述第一潜伏期对应的时间；第二延迟电路，该第二延迟电路包括串联的移位寄存器，并被配置为将所述地址延迟与所述第一潜伏期和所述第二潜伏期之间的差值对应的时间；以及控制器，该控制器被配置为在执行所述第二模式时使用所述第一延迟电路和所述第二延迟电路。

公开(公告)号：CN105580084A

公开(公告)日：2016-05-11

申请号：CN201480047243.9

申请日：2014-07-29

申请人： 株式会社东芝

发明人： 清水直树

IPC分类号： G11C11/15

CPC分类号： G11C11/1653 ,  G11C7/1093 ,  G11C8/10 ,  G11C11/1675 ,  G11C11/1693 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/0023 ,  G11C13/0061 ,  G11C13/0069

摘要： 半导体存储器装置包括：库，其各包括存储器单元阵列；字线，其连接到所述库中的每个的行；地址锁存电路，其被配置为锁存用于指定所述字线中的一个的全地址，所述全地址包括第一地址和第二地址；以及控制电路，其被配置为忽略用于作为设定操作的目标的所述第一地址的重置操作，并且当接收用于为库指定重置操作以及为所述第一地址指定设定操作的第一命令时，依照所述设定操作重写所述第一地址。

公开(公告)号：CN105531838A

公开(公告)日：2016-04-27

申请号：CN201480050473.0

申请日：2014-09-03

申请人： 美光科技公司

发明人： 古尔特杰·S·桑胡 ,  维托·库拉

IPC分类号： H01L43/08 ,  G11C11/15

CPC分类号： H01L43/10 ,  G11C11/161 ,  G11C11/1673 ,  G11C11/1675 ,  H01L27/226 ,  H01L43/02 ,  H01L43/08 ,  H01L43/12

摘要： 磁性单元包含中间氧化物区域(例如，隧穿势垒)与第二氧化物区域之间的自由区域。两个氧化物区域均可经配置以诱发与所述自由区域的磁各向异性“MA”，从而增强所述自由区域的MA强度。接近于所述第二氧化物区域的吸气剂材料经调配且经配置以从所述第二氧化物区域移除氧以减小所述第二氧化物区域的氧浓度且因此减小其电阻。因此，所述第二氧化物区域仅最小程度地贡献于单元芯的电阻。因此，本发明的实施例实现高有效磁阻、低电阻面积乘积及低编程电压以及所述增强的MA强度。本发明还揭示制作方法、存储器阵列、存储器系统及电子系统。

公开(公告)号：CN102314934B

公开(公告)日：2016-03-23

申请号：CN201110185434.X

申请日：2011-06-30

申请人： 索尼公司

发明人： 肥后丰 ,  内田裕行 ,  大森广之 ,  别所和宏 ,  细见政功 ,  山根一阳

IPC分类号： G11C11/16 ,  G11C11/15

CPC分类号： G11C11/1675 ,  G11C11/161 ,  G11C11/1659 ,  G11C11/1673

摘要： 本发明公开了一种存储装置，所述存储装置含有包括以形成阵列的方式布置的存储器件的单元阵列。各所述存储器件具有：用于基于磁体的磁化状态存储信息的存储层；具有固定的磁化方向的磁化固定层；位于所述存储层与所述磁化固定层之间的隧道绝缘层，在将信息写入到所述存储层的操作中，产生在所述存储层和所述磁化固定层的层叠方向上流动的写入电流，以改变所述存储层的磁化方向，所述单元阵列被分为多个单元块，任意一个特定的所述存储器件的所述存储层的热稳定性的值是含有所述特定的存储器件的所述单元块所特有的。本发明的存储装置能够增大存储器件中能够进行的写入操作的次数并且能够增加存储在存储器件中的信息的保持时间的长度。

公开(公告)号：CN102479918B

公开(公告)日：2016-03-16

申请号：CN201110386624.8

申请日：2011-11-29

申请人： 三星电子株式会社

发明人： 申喜珠 ,  郑峻昊 ,  李将银 ,  吴世忠

IPC分类号： H01L43/08 ,  H01L43/12 ,  H01L27/22 ,  G11C11/15

CPC分类号： H01L43/12 ,  G11C11/161 ,  H01L27/228

摘要： 公开了形成磁性隧道结结构和形成磁性随机存取存储器的方法。一种制造磁性隧道结结构的方法，包括：通过在基板上顺序地堆叠第一磁性层、隧道介电层、和第二磁性层来形成磁性隧道结层。掩模图案形成在第二磁性层的区域上。通过执行至少一个蚀刻处理和至少一个氧化处理多次来形成磁性隧道结层图案和在磁性隧道结层图案的至少一个侧壁上的侧壁介电层图案。至少一个蚀刻处理可以包括第一蚀刻处理，其使用惰性气体和掩模图案来蚀刻磁性隧道结层的一部分以形成第一蚀刻产物。至少一个氧化处理包括第一氧化处理，其氧化附着在磁性隧道结层的蚀刻侧上的第一蚀刻产物。

公开(公告)号：CN105378851A

公开(公告)日：2016-03-02

申请号：CN201480017098.X

申请日：2014-03-11

申请人： 株式会社东芝

发明人： 藤田胜之

IPC分类号： G11C29/00 ,  G11C11/15

CPC分类号： G11C29/76 ,  G11C11/161 ,  G11C11/1653 ,  G11C11/1657 ,  G11C11/1659 ,  G11C11/1675 ,  G11C11/1693 ,  G11C29/04 ,  G11C29/787

摘要： 根据一个实施例，半导体存储器装置包括：被连接到存储器单元阵列的第一字线；被连接到冗余区域的第二字线；被配置成基于行地址执行从第一字线中选择的第一行解码器；被配置成基于包括在行地址中的冗余地址来确定是否需要采用冗余区域的替代操作的判断电路；被配置成执行从第二字线中选择的第二行解码器；行地址包括以分时方法按顺序输入的第一行地址和第二行地址；第一行地址包括所有的冗余地址。

公开(公告)号：CN105359217A

公开(公告)日：2016-02-24

申请号：CN201480038446.1

申请日：2014-06-27

申请人： 美光科技公司

发明人： 古尔特杰·S·桑胡 ,  维托尔德·库拉

IPC分类号： G11C11/15 ,  G11C11/00

CPC分类号： H01L43/02 ,  G11C11/161 ,  G11C11/1659 ,  G11C11/1673 ,  G11C11/1675 ,  H01L27/222 ,  H01L43/08 ,  H01L43/10

摘要： 一种磁性单元核心包含接近于磁性区域(例如，自由区域或固定区域)的至少一个应力源结构。所述磁性区域可由展现磁致伸缩的磁性材料形成。在切换期间，所述应力源结构可经受通过所述磁性单元核心的编程电流。响应于所述电流，所述应力源结构的大小可改变。归因于所述大小变化，所述应力源结构可施加应力于所述磁性区域上，且借此改变其磁各向异性。在一些实施例中，可在切换期间降低所述磁性区域的MA强度，使得较低编程电流可用于切换所述自由区域的磁性定向。在一些实施例中，多个应力源结构可包含于所述磁性单元核心中。本发明还揭示制造及操作的方法以及相关装置结构及系统。

公开(公告)号：CN103403805B

公开(公告)日：2016-01-27

申请号：CN201280011665.1

申请日：2012-02-28

申请人： 株式会社东芝

发明人： 泷泽亮介

IPC分类号： G11C11/15 ,  G11C11/407

CPC分类号： G06F12/0238 ,  G06F3/0604 ,  G06F3/0644 ,  G06F3/0688 ,  G06F12/00 ,  G06F12/1416 ,  G06F12/1425 ,  G06F12/1441 ,  G06F2212/1016 ,  G06F2212/202 ,  G11C7/1009 ,  G11C7/24 ,  G11C8/08 ,  G11C8/20 ,  G11C11/1695

摘要： 根据本实施方式的存储器具备存储数据的存储单元阵列和向存储单元写入数据的写驱动器。写驱动器按照与写入数据一起输入的写入掩码数据，执行数据的写入或者不执行写入。多路复用器选择性地输出写入掩码数据中固定为禁止写入数据的写入的命令的写入禁止信号和写入掩码数据的任意之一。写保护控制器在写入禁止区域的地址与写入数据的地址一致时，输出写入禁止信号，在写入禁止区域的地址与写入数据的地址不一致时，直接输出写入掩码数据。

公开(公告)号：CN104995683A

公开(公告)日：2015-10-21

申请号：CN201380073040.2

申请日：2013-03-15

申请人： 英特尔公司

发明人： K·J·李 ,  T·加尼 ,  J·M·施泰格瓦尔德 ,  J·H·埃普尔 ,  王奕

IPC分类号： G11C11/15 ,  H01L27/115 ,  H01L21/8247

CPC分类号： H01L27/222 ,  G11C11/161 ,  H01L43/08 ,  H01L43/12

摘要： 实施例将诸如自旋转移矩磁阻随机存取存储器(STT-MRAM)等的存储器集成在逻辑芯片内。STT-MRAM包括：磁性隧道结(MTJ)，其具有上MTJ层、下MTJ层、以及直接接触所述上MTJ层和所述下MTJ层的隧道势垒；其中，所述上MTJ层包括上MTJ层侧壁，并且所述下MTJ层包括与所述上MTJ层水平偏移开的下MTJ侧壁。另一个实施例包括：存储器区域，其包括MTJ；以及逻辑区域，其位于衬底上；其中，水平面与所述MTJ相交，第一层间电介质(ILD)材料与所述MTJ相邻，并且第二ILD材料包括在所述逻辑区域中，所述第一和第二ILD材料彼此不等同。本文中还描述了其它实施例。

公开(公告)号：CN102956259B

公开(公告)日：2015-09-23

申请号：CN201210287740.9

申请日：2012-08-14

申请人： 英特尔移动通信有限责任公司

发明人： U.希尔德布兰德 ,  J.豪斯纳 ,  M.奥伯梅尔 ,  D.伯格曼

IPC分类号： G11C11/15 ,  G11C11/34

CPC分类号： G06F12/00 ,  G11C11/16

摘要： 本发明的名称是磁性随机存取存储器。磁性随机存取存储器被配置为读/写存储器，并且所述磁性随机存取存储器的至少第一区段被配置为转换成只读存储器。