公开(公告)号：CN118011175B

公开(公告)日：2024-06-28

申请号：CN202410420863.8

申请日：2024-04-09

申请人： 北京智芯微电子科技有限公司 ,  国网山西省电力公司电力科学研究院

发明人： 陈燕宁 ,  刘芳 ,  宋斌斌 ,  王凯 ,  赵扬 ,  朱亚星 ,  左阿惠 ,  许玉洁 ,  孟庆萌 ,  常泽洲 ,  齐宇

IPC分类号： G01R31/26

摘要： 本发明提供一种晶体管器件缺陷分析方法及系统，涉及半导体器件检测领域。分析方法包括：搭建缺陷检测平台，并检测缺陷检测样品的初始瞬态电容；其中，缺陷检测样品包括在衬底上形成的多个晶体管器件，晶体管器件具有金属/氧化物/半导体层叠结构，每一晶体管器件的栅极通过梳状导电结构连接至第一引脚，缺陷检测样品的衬底连接至第二引脚；搭建电磁干扰平台，并对缺陷检测样品进行电磁干扰；检测损伤瞬态电容；基于初始瞬态电容确定初始缺陷能级和初始缺陷浓度，基于损伤瞬态电容确定损伤缺陷能级和损伤缺陷浓度；确定缺陷检测样品的电磁损伤程度。通过本发明提供的分析方法，能够探测晶体管器件的微观缺陷，准确测量晶体管器件的缺陷能级。

公开(公告)号：CN117276349B

公开(公告)日：2024-04-12

申请号：CN202311569965.8

申请日：2023-11-23

申请人： 北京智芯微电子科技有限公司

发明人： 赵东艳 ,  郁文 ,  陈燕宁 ,  刘芳 ,  吴波 ,  付振 ,  邓永峰 ,  王凯 ,  赵扬 ,  朱亚星

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L21/336 ,  H01L27/02

摘要： 本申请公开了一种抗辐射动态阈值调制半导体器件、工艺、电路及芯片，属于半导体技术领域。抗辐射动态阈值调制半导体器件包括顺次层叠的衬底、底栅层、底栅介质层、外延层、顶栅介质层和顶栅层，外延层包括沿横向依次排布的源区、体区、漂移区和漏区，底栅层位于体区和漂移区的正下方，顶栅层位于体区和漂移区的正上方，底栅层和顶栅层在体区和漂移区内形成方向相反的电场。在器件开态时，导电沟道形成于器件内部，远离器件表面，从而不易受外界辐射干扰，器件更稳定；此外，通过采用双栅结构，能够通过器件设计，双栅动态调控获得电路所需的不同阈值电压，从而节约了调整工艺参数及工序的成本。

公开(公告)号：CN117317023B

公开(公告)日：2024-03-29

申请号：CN202311570050.9

申请日：2023-11-23

申请人： 北京智芯微电子科技有限公司

发明人： 赵东艳 ,  郁文 ,  陈燕宁 ,  刘芳 ,  吴波 ,  邓永峰 ,  付振 ,  王凯 ,  赵扬 ,  曹永万 ,  陆姗姗

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L21/336 ,  H01L27/02

摘要： 本申请公开了一种抗辐射半导体器件、工艺、电路、芯片及电子设备，属于半导体技术领域。抗辐射半导体器件包括：衬底；底栅层，形成于衬底上；底栅介质层，形成于衬底和底栅层上；外延层，形成于底栅介质层上，外延层包括沿横向依次排布的源区、体区、漂移区和漏区，体区位于底栅层上方；隔离层，形成于外延层上。抗辐射半导体器件中的栅结构包括底栅层，在器件开态时，导电沟道形成于器件内部，远离器件表面，从而不易受外界辐射干扰，器件更稳定。

公开(公告)号：CN117317023A

公开(公告)日：2023-12-29

申请号：CN202311570050.9

申请日：2023-11-23

申请人： 北京智芯微电子科技有限公司

发明人： 赵东艳 ,  郁文 ,  陈燕宁 ,  刘芳 ,  吴波 ,  邓永峰 ,  付振 ,  王凯 ,  赵扬 ,  曹永万 ,  陆姗姗

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L21/336 ,  H01L27/02

摘要： 本申请公开了一种抗辐射半导体器件、工艺、电路、芯片及电子设备，属于半导体技术领域。抗辐射半导体器件包括：衬底；底栅层，形成于衬底上；底栅介质层，形成于衬底和底栅层上；外延层，形成于底栅介质层上，外延层包括沿横向依次排布的源区、体区、漂移区和漏区，体区位于底栅层上方；隔离层，形成于外延层上。抗辐射半导体器件中的栅结构包括底栅层，在器件开态时，导电沟道形成于器件内部，远离器件表面，从而不易受外界辐射干扰，器件更稳定。

公开(公告)号：CN116930670A

公开(公告)日：2023-10-24

申请号：CN202311205204.4

申请日：2023-09-19

申请人： 北京智芯微电子科技有限公司 ,  国网江苏省电力有限公司常州供电分公司 ,  国家电网有限公司

发明人： 黄保成 ,  赵扬 ,  高杰 ,  翟振 ,  成睿琦 ,  杨小娟 ,  仝傲宇

IPC分类号： G01R31/00

摘要： 本申请提供一种芯片级电磁干扰传导注入测试方法及装置，属于芯片电磁抗扰度测试技术领域。所述芯片级电磁干扰传导注入测试方法包括：构建测试装置；根据当前被测芯片标定测试装置不同参数对应的注入能量及波形特征；将当前被测芯片连接到测试装置上；采用测试装置注入电磁干扰到当前被测芯片；记录当前被测芯片的不同注入能量及波形特征以及对应的芯片状态。通过上述技术手段，在对被测芯片进行测试前标定被测芯片在测试装置采用不同参数时注入的能量及波形特征，然后将被测芯片连接到测试装置上进行测试，最后记录被测芯片状态及对应的注入能量及波形特征，为研究干扰注入能量及波形特征对芯片失效的影响提供数据基础，该方法适用范围广。

公开(公告)号：CN118610266A

公开(公告)日：2024-09-06

申请号：CN202411082427.0

申请日：2024-08-08

申请人： 北京智芯微电子科技有限公司

发明人： 余山 ,  陈燕宁 ,  刘芳 ,  赵扬 ,  张同 ,  张东 ,  刘春颖 ,  蒋天浩

IPC分类号： H01L29/78 ,  H01L29/40 ,  H01L21/336

摘要： 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底、第一阱区、体区、漂移区、源极、漏极和栅极，场板凹槽，形成于漂移区；夹层结构，形成于场板凹槽内，夹层结构由下至上依次包括：第一氧化层、氮化硅层和第二氧化层；第一氧化层为中间薄两边厚的构型，包括：垫底氧化层和两个氧化侧墙，氧化侧墙突出于衬底；多晶硅层，形成于夹层结构上表面；多晶硅层和夹层结构共同构成场板结构，在多晶硅层施加电压之后，夹层结构能存储电荷，控制载流子在漂移区内的流通路径。本发明能够存储电荷，改善表面的自热效应，提高击穿电压，提高器件的可靠性，增强场板的作用，提高击穿电压，节省工艺流程。

公开(公告)号：CN118315291B

公开(公告)日：2024-08-23

申请号：CN202410706029.5

申请日：2024-06-03

申请人： 北京智芯微电子科技有限公司 ,  浙江大学

发明人： 陈燕宁 ,  刘芳 ,  吴波 ,  夏雨俨 ,  陶然 ,  吴永玉 ,  赵扬 ,  邓永峰 ,  章明瑞

IPC分类号： H01L21/60 ,  H04L25/02 ,  H01L25/16 ,  H01L23/64 ,  H01L23/48 ,  H01L21/768

摘要： 本发明提供一种电容隔离器及其制备方法，属于半导体制造技术领域。该电容隔离器制备方法包括：分别制备隔离电容芯片、发射机芯片和接收机芯片，发射机芯片和/或接收机芯片设置有硅通孔；将发射机芯片和接收机芯片分别与隔离电容芯片进行键合，得到电容隔离器。使电容器的耐压性能不再受制于集成电路后端金属互联层的厚度，提高了电容器耐压，可以避免在金属间绝缘层的沉积过程中对硅衬底产生较大的机械应力，降低了衬底弯曲或碎裂和器件失效的风险，从而提高了器件的可靠性。通过将传统的二维集成电路转变为三维集成电路，提高芯片面积率用率，提供了更优的电路连接，降低应力引发器件失效的风险，提高器件可靠性。

公开(公告)号：CN116930594B

公开(公告)日：2023-12-15

申请号：CN202311178015.2

申请日：2023-09-13

申请人： 北京智芯微电子科技有限公司 ,  国网山西省电力公司 ,  国网山西省电力公司电力科学研究院 ,  国家电网有限公司

发明人： 宋斌斌 ,  陈燕宁 ,  刘芳 ,  高杰 ,  王凯 ,  赵扬 ,  朱亚星 ,  黄保成 ,  孟庆萌 ,  常泽洲

IPC分类号： G01R19/00 ,  G06F30/38

摘要： 本发明提供一种半导体器件原位微区电流分布检测方法及系统，属于半导体器件检测领域，该方法包括：搭建NV色心检测平台；对半导体器件检测样品施加电流，使其导通；利用NV色心检测平台检测半导体器件检测样品正面的磁场强度；利用傅里叶变换、毕奥‑萨伐尔定律、电流密度连续性方程和半导体器件检测样品正面的磁场强度计算半导体器件检测样品正面的原位微区电流密度，以确定半导体器件原位微区电流分布。通过本发明提供的方法，能够探测半导体器件的磁场信号，从而反演获得半导体器件内部微区电流信息，实现半导体器件原位微区电流分布检测，获得半导体器件中载流子实际的输运过程，指导半导体器件设计。