晶体管器件缺陷分析方法及系统

    公开(公告)号:CN118011175A

    公开(公告)日:2024-05-10

    申请号:CN202410420863.8

    申请日:2024-04-09

    IPC分类号: G01R31/26

    摘要: 本发明提供一种晶体管器件缺陷分析方法及系统,涉及半导体器件检测领域。分析方法包括:搭建缺陷检测平台,并检测缺陷检测样品的初始瞬态电容;其中,缺陷检测样品包括在衬底上形成的多个晶体管器件,晶体管器件具有金属/氧化物/半导体层叠结构,每一晶体管器件的栅极通过梳状导电结构连接至第一引脚,缺陷检测样品的衬底连接至第二引脚;搭建电磁干扰平台,并对缺陷检测样品进行电磁干扰;检测损伤瞬态电容;基于初始瞬态电容确定初始缺陷能级和初始缺陷浓度,基于损伤瞬态电容确定损伤缺陷能级和损伤缺陷浓度;确定缺陷检测样品的电磁损伤程度。通过本发明提供的分析方法,能够探测晶体管器件的微观缺陷,准确测量晶体管器件的缺陷能级。

    晶体管器件缺陷分析方法及系统

    公开(公告)号:CN118011175B

    公开(公告)日:2024-06-28

    申请号:CN202410420863.8

    申请日:2024-04-09

    IPC分类号: G01R31/26

    摘要: 本发明提供一种晶体管器件缺陷分析方法及系统,涉及半导体器件检测领域。分析方法包括:搭建缺陷检测平台,并检测缺陷检测样品的初始瞬态电容;其中,缺陷检测样品包括在衬底上形成的多个晶体管器件,晶体管器件具有金属/氧化物/半导体层叠结构,每一晶体管器件的栅极通过梳状导电结构连接至第一引脚,缺陷检测样品的衬底连接至第二引脚;搭建电磁干扰平台,并对缺陷检测样品进行电磁干扰;检测损伤瞬态电容;基于初始瞬态电容确定初始缺陷能级和初始缺陷浓度,基于损伤瞬态电容确定损伤缺陷能级和损伤缺陷浓度;确定缺陷检测样品的电磁损伤程度。通过本发明提供的分析方法,能够探测晶体管器件的微观缺陷,准确测量晶体管器件的缺陷能级。

    横向双扩散场效应晶体管、制作方法、芯片及电路

    公开(公告)号:CN118610267A

    公开(公告)日:2024-09-06

    申请号:CN202411082428.5

    申请日:2024-08-08

    摘要: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路,涉及半导体技术领域。晶体管包括:衬底、有源阱区、体区、漂移区、源极、漏极和栅极,场板凹槽形成于漂移区;多晶硅夹心结构形成于场板凹槽内,包括第一多晶硅层和包裹在其外的密封氧化层,密封氧化层包括下氧化层和上氧化层;载流子吸引层,形成于多晶硅夹心结构下方的漂移区内;第二多晶硅层,形成于多晶硅夹心结构表面;第一多晶硅层与下氧化层构成第一场板结构;第二多晶硅层和多晶硅夹心结构构成第二场板结构;第二多晶硅层施加电压后,第一多晶硅层能存储电荷,控制载流子在漂移区的流通路径。本发明能存储大量电荷,提高电荷存储稳定性,改善表面自热效应,提高击穿电压。

    ESD保护电路及芯片
    8.
    发明公开

    公开(公告)号:CN117878854A

    公开(公告)日:2024-04-12

    申请号:CN202311617293.3

    申请日:2023-11-29

    IPC分类号: H02H9/04

    摘要: 本发明涉及集成电路及芯片领域,提供一种ESD保护电路及芯片。ESD保护电路包括控制信号输入单元、RC延时单元以及泄放单元,泄放单元包括至少两种ESD泄放路径,控制信号输入单元用于根据输入的芯片通电状态信号控制泄放单元开启对应的ESD泄放路径进行ESD泄放,RC延时单元用于产生使泄放单元开启ESD泄放的RC时间常数。本发明针对断电和上电后两种状态设计不同的ESD保护,可以根据不同的应用场景切换不同ESD泄放方式,消除ESD上电过程中因毛刺导致的误触发事件的发生,解决上电过程中因Active Clamp钳位电压抬高导致的NMOS泄放管源漏跨压过大、功耗过大的问题。

    隔离电容以及隔离电容的制备方法

    公开(公告)号:CN117316931B

    公开(公告)日:2024-02-06

    申请号:CN202311610520.X

    申请日:2023-11-29

    IPC分类号: H01L23/60 H10N97/00

    摘要: 本发明涉及芯片技术领域,公开了一种隔离电容以及隔离电容的制备方法。所述隔离电容包括:设于基底上的下极板;设于所述下极板上的第一绝缘介质;设于所述第一绝缘介质内的金属层,其中所述金属层的边缘为平滑曲面结构,以及所述平滑曲面结构与所述金属层的配合面为切面;以及设于所述第一绝缘介质上的上极板,其中所述上极板与所述金属层经由金属通道相连。本发明至少部分解决隔离电容的上极板的金属末端尖角及侧边放电问题,同时将上极板的高电压、强电场引入到二氧化硅体内,避免不同介质层界面处(易击穿点)发生击穿导致器件失效的问题。