铜互连工艺
    61.
    发明公开

    公开(公告)号:CN104217993A

    公开(公告)日:2014-12-17

    申请号:CN201410469247.8

    申请日:2014-09-15

    发明人: 赵龙 冷江华

    IPC分类号: H01L21/768

    CPC分类号: H01L21/76841 H01L21/76892

    摘要: 本发明公开了一种铜互连工艺,包括:提供衬底,所述衬底上形成有器件;在所述衬底上淀积介电层,所述介电层包括第一介质阻挡层和低K介质层;大马士革工艺刻蚀所述介电层至衬底表面,形成铜互连线沟槽;在所述沟槽中形成铜互连线;去除部分铜互连线顶部的铜,以形成铜凹槽;在剩余介电层上及铜凹槽中淀积粘附层及第二介质阻挡层,从而形成双层的金属覆盖层。本发明通过在铜互连线的顶部形成铜凹槽,并在铜互连线和第二介质阻挡层之间形成粘附层,增加铜互连线和第二介质阻挡层间的界面结合力,可以有效避免铜离子沿着CMP后的器件表面进入到低k介质层中,有效改善所制造器件的TDDB特性。

    金属互连结构的制作方法
    63.
    发明公开

    公开(公告)号:CN103928394A

    公开(公告)日:2014-07-16

    申请号:CN201310009778.4

    申请日:2013-01-10

    发明人: 张城龙 张海洋

    IPC分类号: H01L21/768

    CPC分类号: H01L21/76879 H01L21/76892

    摘要: 一种金属互连结构的制作方法,不同于现有的双构图方案,本发明提出首先以传统的单大马士革工艺在介电牺牲层内形成一组沟槽,并填入金属以形成金属互连结构的第一套金属图案,然后去除该介电牺牲层,以第一套金属图案这层金属为核心在其周围及之间形成厚度可精确控制的覆盖层,通过回蚀该覆盖层形成侧墙,填充该侧墙间的间隙形成第二套金属图案,上述回蚀过程中对侧墙间的间隙深度进行了加深,该加深处理能使后续填入其中形成的第二套金属图案与之前形成的第一套金属图案深度一致,如此完成金属互连结构的双构图工艺。由于第二套金属图案插入在第一套金属图案之间,实现了将图形密度加倍的目的。上述制作方法工艺简单,金属图案形状易于控制。

    半导体装置的制造方法
    65.
    发明公开

    公开(公告)号:CN103258783A

    公开(公告)日:2013-08-21

    申请号:CN201310042175.4

    申请日:2013-02-01

    发明人: 黑瀬英司

    IPC分类号: H01L21/768

    摘要: 本发明提供一种半导体装置的制造方法,其能够防止利用激光修调被熔断的导电性熔丝因在镀覆工序中的镀覆电极而重新接合,并且防止镀覆液等进入熔丝熔断部。由多层配线构造形成的半导体基板(1)在修调元件形成区域(70)具有利用激光修调将导电性熔丝(10)熔断而形成的熔丝熔断槽(10a)。在半导体基板(1)上形成覆盖修调元素形成区域(70)的第二保护层(11)之后,在由最上层金属配线构成的外部引出焊盘电极(7)上形成镀覆电极(12)。之后,在镀覆电极(12)上形成具有开口且覆盖在包含第二保护层(11)上的半导体基板(1)上的第三保护层(13)。

    用于FIB电路修改的终点检测

    公开(公告)号:CN1957444B

    公开(公告)日:2010-07-21

    申请号:CN200580016637.9

    申请日:2005-03-11

    IPC分类号: H01L21/06

    CPC分类号: H01L21/76892

    摘要: 本发明揭示一种聚焦离子束(FIB)研磨终点检测系统,其使用一恒流电源来供能一所要修改的集成电路(IC)。在研磨过程中使所述FIB在一所要触及的导电迹线上方循环。在所述研磨过程中监测所述IC的输入功率或电压。在所述FIB到达所述导电迹线时便可检测到终点。当FIB到达所述导电迹线的水平面时,FIB可向所述导电迹线上注入电荷。一耦合至所述导电迹线的有源装置可放大由所述FIB注入的所述电荷。所述有源装置可用作一电流放大器。IC电流的变化可引起装置输入电压的放大的变化。通过监测来自所述恒流电源的输入电压的变化便可检测到所述终点。