公开(公告)号：CN103000667B

公开(公告)日：2015-11-18

申请号：CN201210331177.0

申请日：2012-09-07

申请人： 英飞凌科技股份有限公司

发明人： 汉斯-彼得·费尔斯尔 ,  弗朗茨·赫尔莱尔 ,  安东·毛德 ,  汉斯-约阿希姆·舒尔茨

IPC分类号： H01L29/06 ,  H01L29/861 ,  H01L27/06 ,  H01L21/329 ,  H01L21/8222

CPC分类号： H01L21/02576 ,  H01L21/302 ,  H01L29/0626 ,  H01L29/0692 ,  H01L29/1095 ,  H01L29/36 ,  H01L29/4236 ,  H01L29/6609 ,  H01L29/66136 ,  H01L29/7803 ,  H01L29/7813 ,  H01L29/861

摘要： 本发明公开了一种半导体器件和制造该半导体器件的方法。半导体器件包括半导体二极管。半导体二极管包括漂移区和形成在漂移区中或形成在漂移区上的第一导电类型的第一半导体区。第一半导体区经由第一半导体本体的第一表面电耦接于第一端子。该半导体二极管包括电耦接至第一端子的第二导电类型的通道区，其中通道区的底部邻接第一半导体区。通道区的第一侧邻接第一半导体区。

公开(公告)号：CN104733524A

公开(公告)日：2015-06-24

申请号：CN201310703164.6

申请日：2013-12-19

申请人： 比亚迪股份有限公司

发明人： 朱超群 ,  陈宇

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L21/28

CPC分类号： H01L29/78 ,  H01L29/0626 ,  H01L29/0696 ,  H01L29/66477

摘要： 本发明公开了一种MOSFET功率器件及其形成方法，其中该MOSFET功率器件包括：衬底；外延层；形成在外延层中的多个条形的MOSFET元胞，多个MOSFET元胞沿第一方向相互平行，每个MOSFET元胞包括源区、栅结构和第一阱区，第一阱区位于源区的下方；形成在外延层中的多个第二阱区，多个第二阱区沿第二方向相互平行，第一方向与第二方向在与衬底平行的平面上相互成预设角度，第一阱区和第二阱区掺杂的类型相同，通过多个第二阱区连通多个第一阱区。本发明的MOSFET功率器件通过相交叉的、掺杂类型相同的第一阱区和第二阱区，将所有的MOSFET元胞连接成一个整体，增强了发生击穿时阱区泄放电流的能力，雪崩能力得到改善，并且不受尺寸缩小的限制，还具有结构简单的优点。

公开(公告)号：CN103996702A

公开(公告)日：2014-08-20

申请号：CN201410226730.3

申请日：2014-05-26

申请人： 电子科技大学

发明人： 任敏 ,  姚鑫 ,  王为 ,  许高潮 ,  韩天宇 ,  杨珏琳 ,  李泽宏 ,  张金平 ,  高巍 ,  张波

IPC分类号： H01L29/06 ,  H01L29/78

CPC分类号： H01L29/7838 ,  H01L29/0626 ,  H01L29/0634

摘要： 本发明涉及半导体技术，具体的说是涉及一种提高超结功率器件雪崩耐量的终端结构。本发明在器件终端区中提出终端击穿区，将雪崩击穿点限定在终端击穿区中，从而既避免了元胞击穿的寄生BJT导通问题，又避免了常规终端击穿时的雪崩电流路径过长，造成局部温升的问题，因此能够提高超结功率器件的雪崩耐量和可靠性。本发明的有益效果为，有效的缩短了器件雪崩击穿点在终端时的雪崩电流路径，在不影响器件击穿电压的前提下，提高了器件的抗UIS失效能力，提高了器件的可靠性。本发明尤其适用于超结功率器件。

公开(公告)号：CN103681882A

公开(公告)日：2014-03-26

申请号：CN201310070350.0

申请日：2013-03-06

申请人： 株式会社东芝

发明人： 末代知子 ,  小仓常雄 ,  押野雄一 ,  二宮英彰 ,  中村和敏

IPC分类号： H01L29/868 ,  H01L29/06 ,  H01L29/40

CPC分类号： H01L29/7397 ,  H01L29/0626 ,  H01L29/0688 ,  H01L29/0834 ,  H01L29/36 ,  H01L29/407 ,  H01L29/47 ,  H01L29/868

摘要： 本发明提供破坏耐受量较高的电力半导体装置。电力半导体装置具备第一导电型的第一半导体层、第二导电型的第二半导体层、一对导电体、第二导电型的第三半导体层、第一导电型的第四半导体层、第一电极和第二电极。第一半导体层具有第一表面和第二表面，具有第一区域。第二半导体层在第一区域设在第一半导体层的第一表面。一对导电体设在一对第一沟槽内。第三半导体层在一对导电体之间设在第二半导体层的与第一半导体层相反侧的表面，具有第二导电型的杂质的浓度。第四半导体层在第一区域设在第一半导体层的第二表面上，且与其电连接，具有第一导电型的杂质的浓度。第一电极隔着层间绝缘膜设在一对导电体上。第二电极与第四半导体层电连接。

公开(公告)号：CN103681786A

公开(公告)日：2014-03-26

申请号：CN201310386727.3

申请日：2013-08-30

申请人： 株式会社东芝

发明人： 小仓常雄 ,  末代知子 ,  押野雄一 ,  池田佳子 ,  中村和敏 ,  下条亮平

IPC分类号： H01L29/06 ,  H01L29/36

CPC分类号： H01L29/36 ,  H01L29/0626 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/083 ,  H01L29/0834 ,  H01L29/0839 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/402 ,  H01L29/7393 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7806 ,  H01L29/7839 ,  H01L29/861 ,  H01L29/872

摘要： 实施方式的半导体装置具备：第1电极；第2电极；第1导电型的第1半导体层，设置于所述第1电极与所述第2电极之间，与所述第1电极进行欧姆接触；第1导电型的第2半导体层，包括设置于所述第1半导体层与所述第2电极之间的部分和设置于所述第1电极与所述第2电极之间并与所述第1电极进行肖特基接触的部分，所述第2半导体层的有效杂质浓度比所述第1半导体层的有效杂质浓度低；第1导电型的第3半导体层，设置于所述第2半导体层与所述第2电极之间，所述第3半导体层的有效杂质浓度比所述第2半导体层的有效杂质浓度低；以及第2导电型的第4半导体层，设置于所述第3半导体层与所述第2电极之间，与所述第2电极接触。

公开(公告)号：CN103247681A

公开(公告)日：2013-08-14

申请号：CN201310034093.5

申请日：2013-01-29

申请人： 万国半导体股份有限公司

发明人： 哈姆扎·耶尔马兹 ,  伍时谦 ,  丹尼尔·卡拉夫特 ,  马督儿·博德 ,  安荷·叭剌 ,  潘继 ,  李亦衡 ,  金钟五

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/7813 ,  H01L21/26586 ,  H01L27/088 ,  H01L29/0623 ,  H01L29/0626 ,  H01L29/086 ,  H01L29/0865 ,  H01L29/0869 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/456 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7811

摘要： 一种半导体功率器件包括一个形成在重掺杂层上的轻掺杂层。一个或多个器件形成在轻掺杂层中。每个器件都包括一个本体区、一个源极区、以及一个形成在轻掺杂区中相应的沟槽中的一个或多个栅极电极。每个沟槽的深度都在第一维度上，宽度在第二维度上，长度在第三维度上。本体区的导电类型与轻掺杂层和重掺杂层相反。源极区形成在上表面附近。一个或多个深接触区形成在沿一个或多个沟槽附近的第三维度的一个或多个位置处。接触区在第一方向上从上表面开始，延伸到轻掺杂层中，并与源极区电接触。

公开(公告)号：CN101361193B

公开(公告)日：2013-07-10

申请号：CN200780001604.6

申请日：2007-01-18

申请人： 维西埃-硅化物公司

发明人： 罗敏怡 ,  埃辛·德米尔利奥格鲁

IPC分类号： H01L29/86

CPC分类号： H01L27/027 ,  H01L29/0626 ,  H01L29/861 ,  H01L2924/0002 ,  H01L2924/00

摘要： 具有高静电放电性能的浮动栅极结构的系统和方法。在一个实施例中，半导体结构包括浮动场栅极器件。该浮动场栅极器件包括嵌入式二极管，该嵌入式二极管的特征为具有比齐纳二极管更小的温度依赖性。该嵌入式二极管的击穿电压大于相关联的集成电路的工作电压，并且该嵌入式二极管的快速恢复触发电压低于半导体结构的击穿电压。

公开(公告)号：CN102867843A

公开(公告)日：2013-01-09

申请号：CN201210359000.1

申请日：2009-02-25

申请人： 先进模拟科技公司

发明人： 唐纳德.R.迪斯尼 ,  理查德.K.威廉斯

IPC分类号： H01L29/06 ,  H01L29/10 ,  H01L29/861

CPC分类号： H01L29/0638 ,  H01L21/26586 ,  H01L29/0615 ,  H01L29/0626 ,  H01L29/063 ,  H01L29/0653 ,  H01L29/0661 ,  H01L29/086 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1083 ,  H01L29/1087 ,  H01L29/41766 ,  H01L29/7809 ,  H01L29/7811 ,  H01L29/7835 ,  H01L29/808 ,  H01L29/8613 ,  H01L29/866 ,  H01L2924/0002 ,  H01L2924/00

摘要： 各种集成电路器件，尤其是晶体管，形成在包括底隔离区域和从所述衬底的表面延伸到该底隔离区域的沟槽的隔离结构内部。该沟槽可由电介质材料填充或可以具有在中心部分的导电材料以及装衬该沟槽的壁的电介质材料。通过延伸该底隔离区域超出沟槽、采用保护环以及形成漂移区的用于终端所述隔离结构的各种技术被描述。

公开(公告)号：CN102017162A

公开(公告)日：2011-04-13

申请号：CN200980113919.9

申请日：2009-04-23

申请人： 飞兆半导体公司

发明人： 蔡军

IPC分类号： H01L29/872

CPC分类号： H01L29/861 ,  H01L29/0626 ,  H01L29/10 ,  H01L29/402 ,  H01L29/47 ,  H01L29/66143 ,  H01L29/872

摘要： 一种集成式低泄漏肖特基二极管具有接近MOS栅极的一侧的肖特基势垒结，其中漂移区的一端在所述栅极的相对侧上。在本发明的一个实施例中，在肖特基金属及栅极氧化物下面是P-层上N-层的RESURF结构，其还形成在所述二极管的阴极处终止的所述漂移区。所述N-层及P-层在所述栅极下方具有朝上的凹面形状。栅极电极及所述肖特基金属连接到所述二极管的阳极。P-层位于所述RESURF结构与NISO区之间，其具有到所述阳极的电连接。所述肖特基金属下方的P+层通过P阱与所述P-层接触。

公开(公告)号：CN101308848B

公开(公告)日：2010-11-10

申请号：CN200810099558.4

申请日：2008-05-15

申请人： 株式会社电装

发明人： 柴田巧

IPC分类号： H01L27/088 ,  H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L29/10

CPC分类号： H01L29/7813 ,  H01L29/0626 ,  H01L29/0634 ,  H01L29/1095 ,  H01L29/66734 ,  H01L29/7808

摘要： 一种半导体器件包括半导体衬底(10)和衬底上的超结结构。超结结构由交替设置的p型和n型柱区(20，30)构成。p型沟道层(40)形成到超结结构的表面。沟槽栅极结构形成到n型柱区。n+型源极区(50)形成到沟槽结构附近的沟道层的表面。p+型区(60)形成到相邻的n+型源极区之间的沟道层的表面。P型体区(70)形成在相邻的沟槽栅极结构之间的沟道层中且与p+型区接触。使雪崩电流从体区经由p+型区流到源电极而不通过n+型源极区。