利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

185 条记录 (耗时 0.041 秒)

    匹配线读出电路及方法
    82.
    发明授权
    匹配线读出电路及方法 失效

    公开(公告)号：CN1251242C

    公开(公告)日：2006-04-12

    申请号：CN01811709.0

    申请日：2001-05-01

    申请人： 莫塞德技术公司

    发明人： S·J-C·马 ,  P·P·马 ,  V·莱恩斯 ,  P·吉林哈姆 ,  R·麦肯兹 ,  A·阿梅德

    IPC分类号： G11C15/04 ,  G11C7/06

    CPC分类号： G11C7/06 ,  G11C15/04 ,  G11C15/043

    摘要： 公开了一种用于检测CAM阵列的匹配线上的上升电压的匹配线读出电路。在接通电流源为匹配线提供电流并提高匹配线的电压之前，该电路将所述匹配线预充电到地。参考匹配线读出电路产生自定时控制信号以使电流源在预定时段保持接通。匹配线上读出的数据在电流源被断开之后被锁存，并且匹配线被预充电到地。由于本发明的匹配线读出电路将匹配线预充电到地而不是到电源电压VDD，因此功耗较少。通过读出匹配线电压上升到n沟道晶体管门限电位，提高了匹配线读出操作的速度。

    位线预充电
    83.
    发明公开
    位线预充电 失效

    公开(公告)号：CN1513185A

    公开(公告)日：2004-07-14

    申请号：CN02809118.3

    申请日：2002-04-25

    申请人： 莫塞德技术公司

    发明人： P·P·马 ,  A·阿梅德 ,  V·L·莱恩斯

    IPC分类号： G11C15/04 ,  G11C7/12

    CPC分类号： G11C7/12 ,  G11C7/18 ,  G11C15/04 ,  G11C15/043

    摘要： 公开了一种用于在高密度封装的动态内容可寻址存储器中的位线快速预先充电的结构和方法。按照一种开位线结构设置了动态内容可寻址存储器单元来获得高的封装密度。在每两条相邻开位线对之间通过均衡，来预先充电位线。更具体地，位线读出放大器的同一侧的位线及其相邻位线在沿着位线的几个单元上进行了均衡以便它们以高速均衡，典型地，这在开位线结构中是无法实现的。因此，相邻位线以类似于折叠式位线结构的方式进行预先充电。附加均衡电路连接在每个开位线对的互补位线之间，从而在该预先充电阶段中，这两个开位线对的所有四条位线都彼此均衡。为了确保所有的四条位线都均衡到中点电压电平，在均衡之前将互补逻辑电平写到位线上。

    内容可寻址存储器中多重匹配检测的电路和方法
    84.
    发明公开
    内容可寻址存储器中多重匹配检测的电路和方法 失效 转让

    公开(公告)号：CN1373890A

    公开(公告)日：2002-10-09

    申请号：CN00812692.5

    申请日：2000-07-12

    申请人： 莫塞德技术公司

    发明人： A·阿梅德 ,  V·L·莱恩斯

    IPC分类号： G11C15/00 ,  G11C7/06

    CPC分类号： G11C15/04 ,  G11C7/065 ,  G11C15/00

    摘要： 本发明在高密度内容可寻址存储器中检测查找数据与存储数据之间的多重匹配。从匹配线得到输入信号,使得所述输入信号开始从预定的预充电电平向由匹配情况的数目决定的放电电平放电。产生参考信号、使得它在同一时间从相同的预充电电平开始向参考电平放电,参考电平在与单匹配和双重匹配情况相对应的两个放电电平之间。此后不久激活锁存差动放大器以比较输入信号和参考信号,从而提供在匹配线上发生的是多重匹配、单匹配还是无匹配的指示,此后去激活所述放大器。所公开的电路具有检测相对较快和电流消耗低的特点。

    用于捕获串行输入数据的设备和方法
    87.
    发明公开
    用于捕获串行输入数据的设备和方法 无效 转让

    公开(公告)号：CN103823783A

    公开(公告)日：2014-05-28

    申请号：CN201410105789.7

    申请日：2007-12-04

    申请人： 莫塞德技术公司

    发明人： 潘弘柏 ,  吴学俊

    IPC分类号： G06F13/40

    CPC分类号： G11C5/066 ,  G06F13/1673 ,  G06F13/28 ,  G11C7/10 ,  G11C7/1078 ,  G11C7/1093 ,  G11C2207/107

    摘要： 一种串行输入处理设备提供在命令译码器以高频率执行命令解释时如何捕获串行数据且无单个位的损失。使用多个时钟，锁存预定序列的串行位的单个字节并且临时存储位流。在传送字节信息到指定地址寄存器以寄存地址之前执行临时存储。通过在时钟前沿锁存串行输入的所有位流，执行地址寄存和数据寄存。当处于高频操作中（例如，1GHz或者1ns周期时间），由于命令位流解释和下一个位数据流之间的足够的时间容限，则不需要附加的寄存器用来在命令解释期间存储位数据。

    具有数据控制的存储器
    89.
    发明公开
    具有数据控制的存储器 无效

    公开(公告)号：CN103761986A

    公开(公告)日：2014-04-30

    申请号：CN201410054281.9

    申请日：2008-07-07

    申请人： 莫塞德技术公司

    发明人： 吴学俊

    IPC分类号： G11C7/10 ,  G11C7/22

    CPC分类号： G11C7/1078 ,  G11C7/109 ,  G11C7/22 ,  G11C16/102 ,  G11C2207/107 ,  G11C2216/30

    摘要： 在一个实施例中，一种存储器装置包括存储器、第一数据链路、第一输入端、第二输入端、第二数据链路、第一输出端和第二输出端。第一数据链路被配置为将一个或多个包输入到该存储器装置。第一输入端被配置为将命令选通信号输入到该存储器装置，该命令选通信号描述经由第一数据链路输入到该存储器装置的命令包。第二输入端被配置为将数据选通信号输入到该存储器装置，该数据选通信号描述经由第一数据链路输入到该存储器装置的数据包。第一和第二输出端被配置为分别输出命令选通信号和数据选通信号。第二数据链路被配置为从该存储器装置输出包。