公开(公告)号：CN114725057A

公开(公告)日：2022-07-08

申请号：CN202210252531.4

申请日：2022-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈玮佑 ,  游济阳 ,  何冠霖 ,  陈衿良 ,  梁裕民 ,  吴俊毅

IPC: H01L23/498 ,  H01L23/31 ,  H01L23/16 ,  H01L21/56

Abstract: 本发明实施例提供一种芯片封装结构，所述芯片封装结构包括扇出型封装，扇出型封装含有至少一个半导体管芯、在侧向上环绕所述至少一个半导体管芯的环氧模塑化合物(EMC)管芯框架及重布线结构。扇出型封装具有倒角区，在倒角区处，扇出型封装的水平表面及垂直表面经由既不水平也不垂直的斜角表面连接。芯片封装结构可包括：封装衬底，经由焊料材料部分阵列贴合到扇出型封装；及底部填充材料部分，在侧向上环绕焊料材料部分阵列且接触整个斜角表面。斜角表面消除可集中有机械应力的尖锐隅角，且将倒角区中的局部机械应力分布在宽的区之上以防止底部填充材料部分中出现裂纹。本发明实施例还提供一种形成芯片封装结构的方法。

公开(公告)号：CN107039366B

公开(公告)日：2020-09-18

申请号：CN201611074770.6

申请日：2016-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何冠霖 ,  陈衿良 ,  游济阳 ,  刘育志

IPC: H01L23/31 ,  H01L23/10 ,  H01L21/56

Abstract: 提供了一种半导体器件结构及其形成方法。半导体器件结构包括衬底以及在衬底上方形成的管芯结构。半导体器件结构还包括在管芯结构上方形成的盖结构。盖结构包括具有顶部长度的顶部和具有底部长度的底部。半导体器件结构还包括在盖结构和管芯结构之间形成的封装层，并且盖结构底部的侧壁不与管芯结构的侧壁对齐。本发明实施例涉及半导体器件结构及其形成方法。

公开(公告)号：CN109524365B

公开(公告)日：2022-06-14

申请号：CN201711084865.0

申请日：2017-11-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游济阳 ,  张建国 ,  林志豪 ,  郑荣宗 ,  何冠霖

IPC: H01L23/31

Abstract: 本发明实施例涉及半导体结构及其制作方法。根据本发明的一些实施例，一种半导体结构包含衬底，其包含第一表面、与所述第一表面相对的第二表面、大体上正交于所述第一表面及所述第二表面的第一侧壁；隔离层，其围绕并接触所述衬底的所述第一侧壁；裸片，其安置在所述衬底的所述第二表面上方；第一导电凸块，其安置在所述衬底的所述第一表面处；及第二导电凸块，其安置在所述衬底与所述裸片之间。

公开(公告)号：CN109524365A

公开(公告)日：2019-03-26

申请号：CN201711084865.0

申请日：2017-11-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游济阳 ,  张建国 ,  林志豪 ,  郑荣宗 ,  何冠霖

IPC: H01L23/31

Abstract: 本发明实施例涉及半导体结构及其制作方法。根据本发明的一些实施例，一种半导体结构包含衬底，其包含第一表面、与所述第一表面相对的第二表面、大体上正交于所述第一表面及所述第二表面的第一侧壁；隔离层，其围绕并接触所述衬底的所述第一侧壁；裸片，其安置在所述衬底的所述第二表面上方；第一导电凸块，其安置在所述衬底的所述第一表面处；及第二导电凸块，其安置在所述衬底与所述裸片之间。

公开(公告)号：CN107564823A

公开(公告)日：2018-01-09

申请号：CN201710454238.5

申请日：2017-06-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈衿良 ,  游济阳 ,  何冠霖 ,  梁裕民

IPC: H01L21/54 ,  H01L21/683 ,  H01L21/02

CPC classification number: H01L23/3736 ,  H01L21/4846 ,  H01L21/561 ,  H01L21/563 ,  H01L21/565 ,  H01L21/6835 ,  H01L21/78 ,  H01L23/3128 ,  H01L23/36 ,  H01L23/3731 ,  H01L24/16 ,  H01L24/32 ,  H01L24/73 ,  H01L24/83 ,  H01L24/97 ,  H01L2221/68327 ,  H01L2221/68359 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/16225 ,  H01L2224/16238 ,  H01L2224/29099 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/97 ,  H01L2924/18161 ,  H01L2924/3511 ,  H01L2924/00014 ,  H01L2924/0105 ,  H01L2224/81 ,  H01L2924/014 ,  H01L2924/00

Abstract: 本发明的一些实施例揭露一种用于制造半导体结构的方法。所述方法包含：提供上面具有多个裸片的半导体衬底；分注底胶材料及模塑料以填充在所述裸片之下与在所述裸片之间的空间；设置暂时载体在所述裸片上方；薄化所述半导体衬底的厚度；在所述经薄化半导体衬底上执行背侧金属化；移除所述暂时载体；以及附接板材在所述裸片上方。本发明的一些实施例也揭露一种相关的半导体结构。

公开(公告)号：CN107564823B

公开(公告)日：2021-09-28

申请号：CN201710454238.5

申请日：2017-06-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈衿良 ,  游济阳 ,  何冠霖 ,  梁裕民

IPC: H01L21/54 ,  H01L21/683 ,  H01L21/02

Abstract: 本发明的一些实施例揭露一种用于制造半导体结构的方法。所述方法包含：提供上面具有多个裸片的半导体衬底；分注底胶材料及模塑料以填充在所述裸片之下与在所述裸片之间的空间；设置暂时载体在所述裸片上方；薄化所述半导体衬底的厚度；在所述经薄化半导体衬底上执行背侧金属化；移除所述暂时载体；以及附接板材在所述裸片上方。本发明的一些实施例也揭露一种相关的半导体结构。

公开(公告)号：CN107527901A

公开(公告)日：2017-12-29

申请号：CN201710342284.6

申请日：2017-05-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游济阳 ,  何冠霖 ,  陈衿良 ,  梁裕民

IPC: H01L25/18 ,  H01L23/488 ,  H01L21/98

CPC classification number: H01L25/0655 ,  H01L21/4853 ,  H01L21/4882 ,  H01L21/54 ,  H01L21/563 ,  H01L23/3128 ,  H01L23/3142 ,  H01L23/3178 ,  H01L23/36 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49827 ,  H01L25/0652 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/1403 ,  H01L2224/14181 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/92125 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/15162 ,  H01L2924/15311 ,  H01L2924/157 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/18161 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L25/18 ,  H01L24/14 ,  H01L24/17 ,  H01L2224/1703

Abstract: 本发明实施例揭示一种半导体结构，其包含衬底；重布线层RDL，包含放置在所述衬底上方的介电层以及被所述介电层环绕的多个导电件；第一导电柱，放置在所述导电件的一者上方且与其电连接；第二导电柱，放置在所述导电件的一者上方且与其电连接；第一裸片，放置在所述RDL上方且与所述第一导电柱电连接；以及第二裸片，放置在所述RDL上方且与所述第二导电柱电连接，其中所述第二导电柱的高度为基本上大于所述第一导电柱的高度，且所述第一裸片的厚度为基本上大于所述第二裸片的厚度。本发明实施例揭示的半导体结构，其可靠度及性能能够得到有效的改善。

公开(公告)号：CN109659292B

公开(公告)日：2025-01-28

申请号：CN201810031594.0

申请日：2018-01-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游济阳 ,  陈衿良 ,  陈海明 ,  何冠霖 ,  梁裕民

IPC: H01L23/498 ,  H01L23/00

Abstract: 一种集成扇出型封装包括管芯、包封体、重布线结构、多个导电柱、晶种层、及多个导电凸块。所述包封体包封所述管芯。所述重布线结构位于所述管芯及所述包封体上。所述重布线结构与所述管芯电连接且包括依序堆叠的多个介电层以及夹置在所述介电层之间的多个导电图案。距所述管芯最远的所述介电层的杨氏模量高于所述介电层中其余介电层中的每一者的杨氏模量。所述导电图案彼此电连接。所述导电柱设置在所述重布线结构上且与所述重布线结构电连接。所述晶种层位于所述导电柱与所述重布线结构之间。所述导电凸块设置在所述多个导电柱上。

公开(公告)号：CN114121856A

公开(公告)日：2022-03-01

申请号：CN202111361247.2

申请日：2017-05-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游济阳 ,  何冠霖 ,  陈衿良 ,  梁裕民

IPC: H01L23/488 ,  H01L23/498 ,  H01L23/31 ,  H01L25/065 ,  H01L25/18 ,  H01L21/98 ,  H01L21/56

Abstract: 本发明实施例揭示一种半导体结构及其制造方法。所述半导体结构包含衬底；重布线层RDL，包含放置在所述衬底上方的介电层以及被所述介电层环绕的多个导电件；第一导电柱，放置在所述导电件的一者上方且与其电连接；第二导电柱，放置在所述导电件的一者上方且与其电连接；第一裸片，放置在所述RDL上方且与所述第一导电柱电连接；以及第二裸片，放置在所述RDL上方且与所述第二导电柱电连接，其中所述第二导电柱的高度为基本上大于所述第一导电柱的高度，且所述第一裸片的厚度为基本上大于所述第二裸片的厚度。

公开(公告)号：CN106298549B

公开(公告)日：2021-05-11

申请号：CN201510743052.2

申请日：2015-11-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘育志 ,  张建国 ,  游济阳 ,  卢景睿 ,  林志豪

IPC: H01L21/50 ,  H01L21/54 ,  H01L23/16

Abstract: 本发明提供一种集成电路(IC)封装件，包括：第一衬底；设置在第一衬底上方的第二衬底；设置在第一与第二衬底之间的多个连接件，以电连接第一与第二衬底；设置在第一和第二衬底上方的约束层，使得在约束层与第一衬底之间形成腔体；以及设置在腔体内并且穿过约束层延伸的模塑材料。约束层具有顶面和相对的底面，并且模塑材料从约束层的顶面延伸至底面。本发明还提供了一种形成集成电路(IC)封装件的方法。