-
公开(公告)号：CN105308722B
公开(公告)日：2017-12-19
申请号：CN201480028190.6
申请日：2014-11-07
申请人： 富士电机株式会社
IPC分类号： H01L21/28 , C23C14/14 , H01L21/285 , H01L29/41
CPC分类号： H01L29/45 , C23C14/185 , H01L21/0485 , H01L29/1608
摘要： 在SiC晶片的背面依次形成钛层和镍层。接下来，通过高温热处理对SiC晶片进行加热而将钛层和镍层烧结，形成包含碳化钛的硅化镍层。通过该高温热处理，从而形成SiC晶片与硅化镍层的欧姆接触。其后，形成在硅化镍层上依次层叠有钛层、镍层和金层而成的背面电极层叠体。此时，在形成构成背面电极层叠体的镍层时，在将镍层的厚度记为x[nm]，将镍层的成膜速度记为y[nm/秒]时，以满足0.0＜y＜‑0.0013x+2.0的条件形成镍层。由此，能够抑制背面电极剥离。
-
公开(公告)号：CN105190844B
公开(公告)日：2017-08-22
申请号：CN201480012112.7
申请日：2014-05-08
申请人： 富士电机株式会社
发明人： 中岛经宏
IPC分类号： H01L21/304 , H01L21/02
CPC分类号： H01L21/6835 , B23K26/57 , B32B7/06 , B32B17/06 , B32B37/1284 , B32B37/18 , B32B38/0012 , B32B38/10 , B32B2038/0016 , B32B2315/08 , B32B2457/14 , H01L21/304 , H01L21/6836 , H01L2221/68327 , H01L2221/6834 , H01L2221/68377 , H01L2221/68381 , H01L2221/68386
摘要： 将玻璃基板(3)经由粘合层(2)粘合到晶片(1)的、形成了正面单元结构的正面(1c)上。粘合层(2)在晶片(1)侧从晶片(1)的正面(1c)遍及到晶片(1)的倒角部(1b)和侧面形成，在玻璃基板(3)侧形成于玻璃基板(3)的第1面(3c)、不形成在玻璃基板(3)的倒角部(3b)和侧面(3a)。将晶片(1)的背面研磨后，在其背面形成背面单元结构。从玻璃基板(3)侧照射激光(13)，从粘合层(2)剥离玻璃基板(3)。去除粘合层(2)，通过切割切断晶片(1)，由此完成形成有薄型半导体器件的芯片。通过这样，容易将粘合于晶片的支撑基板剥离并且能够防止晶片的碎片、破损。
-
公开(公告)号：CN106469688A
公开(公告)日：2017-03-01
申请号：CN201610535078.2
申请日：2016-07-08
申请人： 富士电机株式会社
IPC分类号： H01L23/14 , H01L23/498 , H01L25/11 , H01L25/18
摘要： 本发明提供一种能够简化制造，并能够使半导体装置的厚度变薄的半导体装置的制造方法以及半导体装置。该半导体装置具备：绝缘电路基板(40)，在一个主面具有第一金属层(2)和第十金属层(23)；金属板(5)，与第一金属层(2)电连接；第一半导体元件(7)，在正面和背面具备多个金属电极(7c)；第一绝缘部件(8)，配置在第一半导体元件(7)的侧面；第二绝缘部件(9)，配置在第一绝缘部件(8)上和第一半导体元件(7)上；以及第六金属层(11a)，至少一部分配置在第二绝缘部件(9)上，且将第一半导体元件(7)的金属电极(7c)与第十金属层(23)电连接。
-
公开(公告)号：CN105453228B
公开(公告)日：2017-12-19
申请号：CN201480044578.5
申请日：2014-08-08
申请人： 富士电机株式会社
IPC分类号： H01L21/28 , H01L21/336 , H01L29/12 , H01L29/41 , H01L29/78
CPC分类号： H01L21/0485 , H01L21/0475 , H01L21/304 , H01L21/30625 , H01L29/1608 , H01L29/45 , H01L29/66068 , H01L29/7395 , H01L29/7802
摘要： 首先，在n+型SiC基板(1)的正面上生长n‑型SiC外延层(2)。这时，在n+型SiC基板(1)的背面上也生长背面侧n‑型SiC升华层。接下来，通过磨削除去背面侧n‑型SiC升华层和n+型SiC基板(1)的背面的表面层。接下来，对在n+型SiC基板(1)的磨削后的背面的表面层产生的变质层进行化学机械研磨。接下来，在n+型SiC基板(1)的研磨后的背面形成镍膜。接下来，通过热处理使镍膜硅化而形成硅化镍层。接下来，在硅化镍层的表面上，依次堆叠钛膜、镍膜和银膜而形成背面电极。通过进行以上工序，能够抑制背面电极剥离。
-
公开(公告)号：CN102194863B
公开(公告)日：2015-04-22
申请号：CN201110056957.4
申请日：2011-03-01
申请人： 富士电机株式会社
IPC分类号： H01L29/739 , H01L29/06 , H01L21/331 , H01L21/306 , H01L21/78
CPC分类号： H01L21/308 , H01L21/302 , H01L21/78 , H01L29/06
摘要： 所揭示的是能够防止电特性退化的半导体器件及制造半导体器件的方法多个场限环(FLR)和沟道挡块在反向阻断IGBT的反向电源阻断结构中被设置在n型漂移区的正面的表面层上。p型集电区设置在n型漂移区的背面表面的表面层上。在元件端部设置用于获取反向阻断能力的p+型隔离层。此外，凹部设置成从n型漂移区的背面表面延伸至p+型隔离层。p型区被设置在侧壁的表面层上，且凹部的底部与p+型隔离层和p型集电区彼此电连接。p+型隔离层与沟道挡块相接触。此外，p+型隔离层被设置成包括解理面，该解理面将凹部的底部和侧壁之间的边界作为一条边。
-
公开(公告)号：CN105453228A
公开(公告)日：2016-03-30
申请号：CN201480044578.5
申请日：2014-08-08
申请人： 富士电机株式会社
IPC分类号： H01L21/28 , H01L21/336 , H01L29/12 , H01L29/41 , H01L29/78
CPC分类号： H01L21/0485 , H01L21/0475 , H01L21/304 , H01L21/30625 , H01L29/1608 , H01L29/45 , H01L29/66068 , H01L29/7395 , H01L29/7802
摘要： 首先，在n+型SiC基板(1)的正面上生长n-型SiC外延层(2)。这时，在n+型SiC基板(1)的背面上也生长背面侧n-型SiC升华层。接下来，通过磨削除去背面侧n-型SiC升华层和n+型SiC基板(1)的背面的表面层。接下来，对在n+型SiC基板(1)的磨削后的背面的表面层产生的变质层进行化学机械研磨。接下来，在n+型SiC基板(1)的研磨后的背面形成镍膜。接下来，通过热处理使镍膜硅化而形成硅化镍层。接下来，在硅化镍层的表面上，依次堆叠钛膜、镍膜和银膜而形成背面电极。通过进行以上工序，能够抑制背面电极剥离。
-
公开(公告)号：CN105308722A
公开(公告)日：2016-02-03
申请号：CN201480028190.6
申请日：2014-11-07
申请人： 富士电机株式会社
IPC分类号： H01L21/28 , C23C14/14 , H01L21/285 , H01L29/41
CPC分类号： H01L29/45 , C23C14/185 , H01L21/0485 , H01L29/1608
摘要： 在SiC晶片的背面依次形成钛层和镍层。接下来，通过高温热处理对SiC晶片进行加热而将钛层和镍层烧结，形成包含碳化钛的硅化镍层。通过该高温热处理，从而形成SiC晶片与硅化镍层的欧姆接触。其后，形成在硅化镍层上依次层叠有钛层、镍层和金层而成的背面电极层叠体。此时，在形成构成背面电极层叠体的镍层时，在将镍层的厚度记为x[nm]，将镍层的成膜速度记为y[nm/秒]时，以满足0.0＜y＜-0.0013x+2.0的条件形成镍层。由此，能够抑制背面电极剥离。
-
公开(公告)号：CN105190844A
公开(公告)日：2015-12-23
申请号：CN201480012112.7
申请日：2014-05-08
申请人： 富士电机株式会社
发明人： 中岛经宏
IPC分类号： H01L21/304 , H01L21/02
CPC分类号： H01L21/6835 , B23K26/57 , B32B7/06 , B32B17/06 , B32B37/1284 , B32B37/18 , B32B38/0012 , B32B38/10 , B32B2038/0016 , B32B2315/08 , B32B2457/14 , H01L21/304 , H01L21/6836 , H01L2221/68327 , H01L2221/6834 , H01L2221/68377 , H01L2221/68381 , H01L2221/68386
摘要： 将玻璃基板(3)经由粘合层(2)粘合到晶片(1)的、形成了正面单元结构的正面(1c)上。粘合层(2)在晶片(1)侧从晶片(1)的正面(1c)遍及到晶片(1)的倒角部(1b)和侧面形成，在玻璃基板(3)侧形成于玻璃基板(3)的第1面(3c)、不形成在玻璃基板(3)的倒角部(3b)和侧面(3a)。将晶片(1)的背面研磨后，在其背面形成背面单元结构。从玻璃基板(3)侧照射激光(13)，从粘合层(2)剥离玻璃基板(3)。去除粘合层(2)，通过切割切断晶片(1)，由此完成形成有薄型半导体器件的芯片。通过这样，容易将粘合于晶片的支撑基板剥离并且能够防止晶片的碎片、破损。
-
公开(公告)号：CN103119698A
公开(公告)日：2013-05-22
申请号：CN201080069128.3
申请日：2010-09-30
申请人： 富士电机株式会社
IPC分类号： H01L21/336 , H01L21/02 , H01L29/739 , H01L29/78
CPC分类号： H01L22/12 , G03F9/7084 , G03F9/7088 , H01L21/266 , H01L21/6835 , H01L21/6836 , H01L23/544 , H01L29/0615 , H01L29/0661 , H01L29/66333 , H01L29/7395 , H01L2221/68318 , H01L2221/68327 , H01L2221/6834 , H01L2221/68368 , H01L2221/68372 , H01L2221/68381 , H01L2221/68386 , H01L2223/54426 , H01L2223/54453 , H01L2223/5446 , H01L2924/0002 , H01L2924/00
摘要： 在半导体晶片(1)的正面形成正面表面结构(2)的电路图案的同时形成对准标记(3)。接着，在半导体晶片(1)的正面利用透明的粘接剂(11)贴合透明的支撑基板(12)。接着，在半导体晶片(1)的背面涂布抗蚀剂(13)。接着，在曝光装置的工作台(21)上以支撑基板(12)侧朝下的状态承载半导体晶片(1)。接着，利用布置在工作台(21)下方的相机(22)，从工作台(21)的下方透过支撑基板(12)及粘接剂(11)识别形成在半导体晶片(1)的正面的对准标记(3)，对准半导体晶片(1)和光掩膜(24)的位置。接着，对抗蚀剂(13)进行图案化。接着，将抗蚀剂(13)作为掩膜，在半导体晶片(1)的背面形成背面表面结构的电路图案。
-
公开(公告)号：CN103119698B
公开(公告)日：2016-05-18
申请号：CN201080069128.3
申请日：2010-09-30
申请人： 富士电机株式会社
IPC分类号： H01L21/336 , H01L21/02 , H01L29/739 , H01L29/78
CPC分类号： H01L22/12 , G03F9/7084 , G03F9/7088 , H01L21/266 , H01L21/6835 , H01L21/6836 , H01L23/544 , H01L29/0615 , H01L29/0661 , H01L29/66333 , H01L29/7395 , H01L2221/68318 , H01L2221/68327 , H01L2221/6834 , H01L2221/68368 , H01L2221/68372 , H01L2221/68381 , H01L2221/68386 , H01L2223/54426 , H01L2223/54453 , H01L2223/5446 , H01L2924/0002 , H01L2924/00
摘要： 在半导体晶片(1)的正面形成正面表面结构(2)的电路图案的同时形成对准标记(3)。接着，在半导体晶片(1)的正面利用透明的粘接剂(11)贴合透明的支撑基板(12)。接着，在半导体晶片(1)的背面涂布抗蚀剂(13)。接着，在曝光装置的工作台(21)上以支撑基板(12)侧朝下的状态承载半导体晶片(1)。接着，利用布置在工作台(21)下方的相机(22)，从工作台(21)的下方透过支撑基板(12)及粘接剂(11)识别形成在半导体晶片(1)的正面的对准标记(3)，对准半导体晶片(1)和光掩膜(24)的位置。接着，对抗蚀剂(13)进行图案化。接着，将抗蚀剂(13)作为掩膜，在半导体晶片(1)的背面形成背面表面结构的电路图案。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.025 秒)
