公开(公告)号：CN106067415B

公开(公告)日：2021-01-12

申请号：CN201610127355.6

申请日：2016-03-07

申请人： 富士电机株式会社

发明人： 吉川功 ,  中泽治雄 ,  井口研一 ,  关康和

IPC分类号： H01L21/04 ,  H01L29/872

摘要： 本发明公开一种碳化硅半导体装置的制造方法。在利用激光将p型杂质注入到SiC基板的情况下，难以控制浓度。因此，在SiC基板的不需要控制浓度的区域中，通过激光形成p型的杂质区。由此，通过温度比离子注入工艺更低的工艺来制造高耐压的SiC半导体装置。提供一种碳化硅半导体装置的制造方法，具备以下步骤：在第一导电型的碳化硅基板的一侧的主面形成第一导电型的漂移层，该第一导电型的漂移层的浓度比碳化硅基板更低；在漂移层的正面侧，通过激光掺杂技术形成第二导电型的电场控制区；以与漂移层接触的方式形成肖特基电极；以及在碳化硅基板的另一侧的主面形成阴极电极。

公开(公告)号：CN103370791A

公开(公告)日：2013-10-23

申请号：CN201180067442.2

申请日：2011-09-13

申请人： 富士电机株式会社

发明人： 胁本博树 ,  中泽治雄 ,  宫坂靖

IPC分类号： H01L29/06 ,  H01L29/12 ,  H01L29/78

CPC分类号： H01L29/1608 ,  H01L29/0619 ,  H01L29/0661 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/408 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/47 ,  H01L29/475 ,  H01L29/7395 ,  H01L29/7827

摘要： 半导体器件包括其中当该半导体器件处于导通状态时电流流过的有源区（10）、和围绕着有源区(10)的击穿电压结构部分(11)。在有源区（10）中，包括例如p-阱区（2）、n+源区（3)、栅电极（5）、和源电极（6）的MOS栅结构被设置在半导体基板的前表面上。从半导体基板的后表面到侧表面，设置与n-漂移区（1）进行接触的漏电极（7）。漏电极（7）和作为半导体基板的n-漂移区（1），形成肖特基接触。在击穿电压结构部分（11）中，至少在半导体基板的外周边缘上设置从半导体基板的外周边缘减少泄露电流的层（泄露电流减少层）20。

公开(公告)号：CN105593975A

公开(公告)日：2016-05-18

申请号：CN201480048809.X

申请日：2014-04-18

申请人： 富士电机株式会社

发明人： 中泽治雄 ,  荻野正明 ,  中嵨经宏 ,  井口研一 ,  立岡正明

IPC分类号： H01L21/28

CPC分类号： H01L21/28518 ,  H01L21/0485 ,  H01L21/049 ,  H01L21/28568 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/78

摘要： 首先，在碳化硅基板(1)的表面层形成离子注入层(2)。不进行离子注入层(2)的活化。接着，在离子注入层(2)的表面形成接触电极(3)，形成接触电极(3)上的钨层(4)。接着，通过将整个碳化硅基板(1)暴露在利用微波形成的氢等离子体气氛中，使钨层(4)发热而进行加热。而且，通过来自钨层(4)的热传导，对接触电极(3)和离子注入层(2)进行加热。由此，在离子注入层(2)与接触电极(3)的界面形成成为与离子注入层(2)的欧姆接触的硅化物层的同时，使离子注入层(2)活化。形成接触电阻低的欧姆接触，并且能够防止元件特性劣化，并且能够提高产量。

公开(公告)号：CN101256948B

公开(公告)日：2012-10-24

申请号：CN200810009619.3

申请日：2008-02-13

申请人： 富士电机株式会社

发明人： 中泽治雄

IPC分类号： H01L21/04 ,  H01L21/324 ,  H01L21/265

CPC分类号： H01L29/167 ,  H01L21/26513 ,  H01L21/268 ,  H01L29/66333 ,  H01L29/7395

摘要： 本发明涉及一种半导体元件的制造方法。在离子注入步骤中，锂(Li)、硫(S)或硒(Se)被用作掺杂剂，它们具有比硅半导体制造工艺中常用作掺杂剂的磷(P)或砷(As)高的对硅的扩散系数。在激活步骤中，通过将固态激光器或准分子激光器与半导体激光器结合使用来对离子注入表面进行激光退火。在激活步骤期间半导体激光器将激光束连续地照射到整个晶片表面。固态激光器或准分子激光器发射脉冲激光束。当按照上述配置方式时，就能防止器件失效的出现从而制造出具有令人满意的特性的半导体元件。亦有可能防止在激光照射期间产生的热引起的器件损坏。

公开(公告)号：CN104718604B

公开(公告)日：2017-06-30

申请号：CN201380052480.X

申请日：2013-09-05

申请人： 富士电机株式会社

发明人： 中泽治雄 ,  立冈正明 ,  藤岛直人 ,  荻野正明 ,  中岛经宏 ,  井口研一

IPC分类号： H01L21/28 ,  H01L21/336 ,  H01L29/78

CPC分类号： H01L21/0485 ,  H01L21/268 ,  H01L21/28568 ,  H01L21/28575 ,  H01L21/304 ,  H01L21/321 ,  H01L21/324 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7802 ,  H01L29/7813

摘要： 本发明提供一种防止电特性劣化，并且防止晶片翘曲和/或裂纹的半导体装置的制造方法。在n+SiC基板(1)的正面侧形成的层间绝缘膜(8)的接触孔(8a)内沉积第一镍膜(9a)。接下来，从层间绝缘膜(8)以及第一镍膜(9a)整个面开始照射第一激光(11)，而形成与碳化硅半导体之间的欧姆接触。接下来，在第一镍膜(9a)上，沉积第二镍膜以及正面电极膜而形成源电极。接下来，研磨n+SiC基板(1)的背面，在n+SiC基板(1)被研磨的背面形成第三镍膜。从第三镍膜整面开始照射第二激光，而形成与碳化硅半导体之间的欧姆接触。接下来，在第三镍膜上沉积第四镍膜以及背面电极膜，形成漏电极。

公开(公告)号：CN106067415A

公开(公告)日：2016-11-02

申请号：CN201610127355.6

申请日：2016-03-07

申请人： 富士电机株式会社

发明人： 吉川功 ,  中泽治雄 ,  井口研一 ,  关康和

IPC分类号： H01L21/04 ,  H01L29/872

摘要： 本发明公开一种碳化硅半导体装置的制造方法。在利用激光将p型杂质注入到SiC基板的情况下，难以控制浓度。因此，在SiC基板的不需要控制浓度的区域中，通过激光形成p型的杂质区。由此，通过温度比离子注入工艺更低的工艺来制造高耐压的SiC半导体装置。提供一种碳化硅半导体装置的制造方法，具备以下步骤：在第一导电型的碳化硅基板的一侧的主面形成第一导电型的漂移层，该第一导电型的漂移层的浓度比碳化硅基板更低；在漂移层的正面侧，通过激光掺杂技术形成第二导电型的电场控制区；以与漂移层接触的方式形成肖特基电极；以及在碳化硅基板的另一侧的主面形成阴极电极。

公开(公告)号：CN102456729B

公开(公告)日：2016-06-15

申请号：CN201110340430.4

申请日：2011-10-20

申请人： 富士电机株式会社

发明人： 中泽治雄 ,  原田孝仁 ,  繁田文雄 ,  福田恭平

IPC分类号： H01L29/739 ,  H01L29/06 ,  H01L21/331

CPC分类号： H01L29/0661 ,  H01L21/76232 ,  H01L29/045 ,  H01L29/66333 ,  H01L29/7395

摘要： 本发明的一个目的是提供半导体器件及其制造方法，其中可防止在半导体衬底上具有非贯穿V形槽的凹进部的半导体芯片的半导体性能归因于由焊接工序中的受热历程造成的凹进部的隅角部处的应力集中而降级。本发明的半导体器件包括：n型晶片1的正面上的呈平面晶格图案的p型扩散层31；背面侧上的呈平面晶格图案的V形槽21b，该平面晶格图案的间距与扩散层31的平面晶格图案的间距相同，该V形槽21b包括与背面平行并露出p型扩散层31的底面，以及从底面竖立的锥形侧面9d；由V形槽的锥形侧面9d包围的背面上的p型半导体层；以及形成在侧面9d上、并电连接正面上的p型扩散层31和背面上的p型半导体层的p型隔离层4b；其中V形槽21b具有V形槽的侧面隅角部与V形槽底面之间的交叉处附近的倒棱配置。

公开(公告)号：CN105518829B

公开(公告)日：2018-01-26

申请号：CN201480048546.2

申请日：2014-04-18

申请人： 富士电机株式会社

发明人： 井口研一 ,  中泽治雄 ,  中嵨经宏 ,  荻野正明 ,  立岡正明

IPC分类号： H01L21/28

CPC分类号： H01L21/28518 ,  H01L21/0485 ,  H01L21/049 ,  H01L21/28568 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7802

摘要： 首先，以覆盖MOS栅极结构上的层间绝缘膜(37)的方式形成钛层(39)。接下来，形成与源极区(33)接触的镍层(40)。接着，通过在利用微波形成的氢等离子体气氛中暴露整个碳化硅晶片，从而利用氢自由基使镍层(40)发热而进行加热。此时，钛层(39)进行表面的氧化膜的还原而不发热。因此，通过来自镍层(40)的热传导而仅加热镍层(40)的正下方的源极区(33)。这样，在碳化硅晶片与镍层(40)的界面形成硅化物层，从而能够形成接触电阻低的欧姆接触。另外，由于MOS栅极结构不被加热，所以能够防止元件特性劣化。另外，即使在形成背面电极(41，42)时，也同样地利用氢等离子体处理。

公开(公告)号：CN103384910B

公开(公告)日：2017-05-24

申请号：CN201280003273.0

申请日：2012-02-23

申请人： 富士电机株式会社

发明人： 中泽治雄 ,  荻野正明 ,  栗林秀直 ,  寺西秀明

IPC分类号： H01L21/324 ,  C30B29/06 ,  C30B33/02 ,  H01L21/22 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78

CPC分类号： H01L21/02373 ,  C30B29/06 ,  C30B33/02 ,  H01L21/228 ,  H01L29/66333

摘要： 使用从单晶硅锭切割的硅晶片来制造反向阻断IGBT，该硅晶片使用通过切克劳斯基法制成的单晶硅锭作为原材料且以浮动法制成。通过使用热扩散工艺扩散注入硅晶片的杂质来形成用于确保反向阻断IGBT的反向阻断性能的分离层。用于形成分离层的热扩散工艺在惰性气体气氛中在高于或等于1290°C且低于硅的熔点的温度下进行。以此方式，在硅晶片中不发生晶体缺陷，并且可防止反向阻断IGBT中反向击穿电压缺陷或者正向缺陷的发生，且由此提高半导体元件的成品率。

公开(公告)号：CN105518829A

公开(公告)日：2016-04-20

申请号：CN201480048546.2

申请日：2014-04-18

申请人： 富士电机株式会社

发明人： 井口研一 ,  中泽治雄 ,  中嵨经宏 ,  荻野正明 ,  立岡正明

IPC分类号： H01L21/28

CPC分类号： H01L21/28518 ,  H01L21/0485 ,  H01L21/049 ,  H01L21/28568 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7802

摘要： 首先，以覆盖MOS栅极结构上的层间绝缘膜(37)的方式形成钛层(39)。接下来，形成与源极区(33)接触的镍层(40)。接着，通过在利用微波形成的氢等离子体气氛中暴露整个碳化硅晶片，从而利用氢自由基使镍层(40)发热而进行加热。此时，钛层(39)进行表面的氧化膜的还原而不发热。因此，通过来自镍层(40)的热传导而仅加热镍层(40)的正下方的源极区(33)。这样，在碳化硅晶片与镍层(40)的界面形成硅化物层，从而能够形成接触电阻低的欧姆接触。另外，由于MOS栅极结构不被加热，所以能够防止元件特性劣化。另外，即使在形成背面电极(41，42)时，也同样地利用氢等离子体处理。