公开(公告)号：CN104718604B

公开(公告)日：2017-06-30

申请号：CN201380052480.X

申请日：2013-09-05

Applicant: 富士电机株式会社

Inventor： 中泽治雄 ,  立冈正明 ,  藤岛直人 ,  荻野正明 ,  中岛经宏 ,  井口研一

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/0485 ,  H01L21/268 ,  H01L21/28568 ,  H01L21/28575 ,  H01L21/304 ,  H01L21/321 ,  H01L21/324 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7802 ,  H01L29/7813

Abstract: 本发明提供一种防止电特性劣化，并且防止晶片翘曲和/或裂纹的半导体装置的制造方法。在n+SiC基板(1)的正面侧形成的层间绝缘膜(8)的接触孔(8a)内沉积第一镍膜(9a)。接下来，从层间绝缘膜(8)以及第一镍膜(9a)整个面开始照射第一激光(11)，而形成与碳化硅半导体之间的欧姆接触。接下来，在第一镍膜(9a)上，沉积第二镍膜以及正面电极膜而形成源电极。接下来，研磨n+SiC基板(1)的背面，在n+SiC基板(1)被研磨的背面形成第三镍膜。从第三镍膜整面开始照射第二激光，而形成与碳化硅半导体之间的欧姆接触。接下来，在第三镍膜上沉积第四镍膜以及背面电极膜，形成漏电极。

公开(公告)号：CN105009295B

公开(公告)日：2017-10-10

申请号：CN201480010591.9

申请日：2014-03-17

Applicant: 富士电机株式会社

Inventor： 齐藤隆 ,  荻野正明 ,  望月英司 ,  高桥良和

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L21/045 ,  H01L21/0485 ,  H01L21/049 ,  H01L21/28568 ,  H01L21/324 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/401 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7802

Abstract: 在将n‑外延层(2)堆积在SiC基板(1)的正面上而成的外延基板的正面侧设置有由p基区(3)、p外延层(4)、n++源区(5)、p+接触区(6)、n反转区(7)、栅绝缘膜(8)以及栅极(9)构成的MOS栅结构和正面电极(13)。在正面电极(13)的表面上，在正面电极(13)的表面的10％以上的区域、优选在60％以上且90％以下的区域设置有第一金属膜(21)。这样的SiC‑MOSFET通过在形成背面电极(15)后，在正面电极(13)的表面形成第一金属膜(21)，进行N2气氛下的退火而制成。通过上述工序，在使用了SiC半导体的半导体装置中，能够抑制栅阈值电压的下降。

公开(公告)号：CN102194863B

公开(公告)日：2015-04-22

申请号：CN201110056957.4

申请日：2011-03-01

Applicant: 富士电机株式会社

Inventor： 胁本博树 ,  井口研一 ,  吉川功 ,  中岛经宏 ,  田中俊介 ,  荻野正明

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331 ,  H01L21/306 ,  H01L21/78

CPC classification number: H01L21/308 ,  H01L21/302 ,  H01L21/78 ,  H01L29/06

Abstract: 所揭示的是能够防止电特性退化的半导体器件及制造半导体器件的方法多个场限环(FLR)和沟道挡块在反向阻断IGBT的反向电源阻断结构中被设置在n型漂移区的正面的表面层上。p型集电区设置在n型漂移区的背面表面的表面层上。在元件端部设置用于获取反向阻断能力的p+型隔离层。此外，凹部设置成从n型漂移区的背面表面延伸至p+型隔离层。p型区被设置在侧壁的表面层上，且凹部的底部与p+型隔离层和p型集电区彼此电连接。p+型隔离层与沟道挡块相接触。此外，p+型隔离层被设置成包括解理面，该解理面将凹部的底部和侧壁之间的边界作为一条边。

公开(公告)号：CN102856194A

公开(公告)日：2013-01-02

申请号：CN201210214831.X

申请日：2012-06-26

Applicant: 富士电机株式会社

Inventor： 荻野正明

IPC: H01L21/331

CPC classification number: H01L29/7395 ,  H01L21/76237 ,  H01L29/0615 ,  H01L29/0661 ,  H01L29/402 ,  H01L29/66333

Abstract: 本发明要解决的问题是提供制造反向阻断绝缘栅双极晶体管，从而形成隔离层用于弯曲表现出较高反向耐受电压的pn结并将其延伸至前表面侧的方法。本发明的方法确保了反方向上有高耐受电压，并减少了反向偏压条件下的漏电流。本发明的方法包括通过各向异性碱性蚀刻工艺形成锥槽的步骤，进行该各向异性碱性蚀刻工艺可使在一侧主表面与由另一侧主表面形成的锥槽的底部表面之间留有至少60μm厚度的半导体衬底。

公开(公告)号：CN105793960B

公开(公告)日：2018-09-11

申请号：CN201480066640.0

申请日：2014-06-12

Applicant: 富士电机株式会社

Inventor： 井口研一 ,  中澤治雄 ,  荻野正明

IPC: H01L21/22 ,  H01L21/228

Abstract: 杂质添加装置(1)具备支承半导体衬底(2)的支承台(3)、固定于该支承台(3)的半导体衬底(2)以及与半导体衬底(2)相离地配置的壁块(10)。壁块(10)在内部具有凹部(12)以在半导体衬底(2)的壁块侧的面上形成存在包含杂质元素的溶液(4)的局部区域(B)。另外，杂质添加装置(1)具备隔着被壁块(10)包围的溶液(4)向半导体衬底(2)的上表面照射激光(32)的激光光学系统(30)。杂质添加装置(1)用于通过激光(32)的照射向半导体衬底(2)的内部的一部分添加杂质元素。

公开(公告)号：CN105793960A

公开(公告)日：2016-07-20

申请号：CN201480066640.0

申请日：2014-06-12

Applicant: 富士电机株式会社

Inventor： 井口研一 ,  中澤治雄 ,  荻野正明

IPC: H01L21/22 ,  H01L21/228

CPC classification number: H01L21/228 ,  H01L21/0455 ,  H01L21/2225 ,  H01L21/268 ,  H01L21/67017 ,  H01L29/1608

Abstract: 杂质添加装置(1)具备支承半导体衬底(2)的支承台(3)、固定于该支承台(3)的半导体衬底(2)以及与半导体衬底(2)相离地配置的壁块(10)。壁块(10)在内部具有凹部(12)以在半导体衬底(2)的壁块侧的面上形成存在包含杂质元素的溶液(4)的局部区域(B)。另外，杂质添加装置(1)具备隔着被壁块(10)包围的溶液(4)向半导体衬底(2)的上表面照射激光(32)的激光光学系统(30)。杂质添加装置(1)用于通过激光(32)的照射向半导体衬底(2)的内部的一部分添加杂质元素。

公开(公告)号：CN105593975A

公开(公告)日：2016-05-18

申请号：CN201480048809.X

申请日：2014-04-18

Applicant: 富士电机株式会社

Inventor： 中泽治雄 ,  荻野正明 ,  中嵨经宏 ,  井口研一 ,  立岡正明

IPC: H01L21/28

CPC classification number: H01L21/28518 ,  H01L21/0485 ,  H01L21/049 ,  H01L21/28568 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/78

Abstract: 首先，在碳化硅基板(1)的表面层形成离子注入层(2)。不进行离子注入层(2)的活化。接着，在离子注入层(2)的表面形成接触电极(3)，形成接触电极(3)上的钨层(4)。接着，通过将整个碳化硅基板(1)暴露在利用微波形成的氢等离子体气氛中，使钨层(4)发热而进行加热。而且，通过来自钨层(4)的热传导，对接触电极(3)和离子注入层(2)进行加热。由此，在离子注入层(2)与接触电极(3)的界面形成成为与离子注入层(2)的欧姆接触的硅化物层的同时，使离子注入层(2)活化。形成接触电阻低的欧姆接触，并且能够防止元件特性劣化，并且能够提高产量。

公开(公告)号：CN105009295A

公开(公告)日：2015-10-28

申请号：CN201480010591.9

申请日：2014-03-17

Applicant: 富士电机株式会社

Inventor： 齐藤隆 ,  荻野正明 ,  望月英司 ,  高桥良和

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L21/045 ,  H01L21/0485 ,  H01L21/049 ,  H01L21/28568 ,  H01L21/324 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/401 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7802

Abstract: 在将n-外延层(2)堆积在SiC基板(1)的正面上而成的外延基板的正面侧设置有由p基区(3)、p外延层(4)、n++源区(5)、p+接触区(6)、n反转区(7)、栅绝缘膜(8)以及栅极(9)构成的MOS栅结构和正面电极(13)。在正面电极(13)的表面上，在正面电极(13)的表面的10％以上的区域、优选在60％以上且90％以下的区域设置有第一金属膜(21)。这样的SiC-MOSFET通过在形成背面电极(15)后，在正面电极(13)的表面形成第一金属膜(21)，进行N2气氛下的退火而制成。通过上述工序，在使用了SiC半导体的半导体装置中，能够抑制栅阈值电压的下降。

公开(公告)号：CN105518829B

公开(公告)日：2018-01-26

申请号：CN201480048546.2

申请日：2014-04-18

Applicant: 富士电机株式会社

Inventor： 井口研一 ,  中泽治雄 ,  中嵨经宏 ,  荻野正明 ,  立岡正明

IPC: H01L21/28

CPC classification number: H01L21/28518 ,  H01L21/0485 ,  H01L21/049 ,  H01L21/28568 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7802

Abstract: 首先，以覆盖MOS栅极结构上的层间绝缘膜(37)的方式形成钛层(39)。接下来，形成与源极区(33)接触的镍层(40)。接着，通过在利用微波形成的氢等离子体气氛中暴露整个碳化硅晶片，从而利用氢自由基使镍层(40)发热而进行加热。此时，钛层(39)进行表面的氧化膜的还原而不发热。因此，通过来自镍层(40)的热传导而仅加热镍层(40)的正下方的源极区(33)。这样，在碳化硅晶片与镍层(40)的界面形成硅化物层，从而能够形成接触电阻低的欧姆接触。另外，由于MOS栅极结构不被加热，所以能够防止元件特性劣化。另外，即使在形成背面电极(41，42)时，也同样地利用氢等离子体处理。

公开(公告)号：CN103384910B

公开(公告)日：2017-05-24

申请号：CN201280003273.0

申请日：2012-02-23

Applicant: 富士电机株式会社

Inventor： 中泽治雄 ,  荻野正明 ,  栗林秀直 ,  寺西秀明

IPC: H01L21/324 ,  C30B29/06 ,  C30B33/02 ,  H01L21/22 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L21/02373 ,  C30B29/06 ,  C30B33/02 ,  H01L21/228 ,  H01L29/66333

Abstract: 使用从单晶硅锭切割的硅晶片来制造反向阻断IGBT，该硅晶片使用通过切克劳斯基法制成的单晶硅锭作为原材料且以浮动法制成。通过使用热扩散工艺扩散注入硅晶片的杂质来形成用于确保反向阻断IGBT的反向阻断性能的分离层。用于形成分离层的热扩散工艺在惰性气体气氛中在高于或等于1290°C且低于硅的熔点的温度下进行。以此方式，在硅晶片中不发生晶体缺陷，并且可防止反向阻断IGBT中反向击穿电压缺陷或者正向缺陷的发生，且由此提高半导体元件的成品率。